这是用VHDL实现的8位加法器，对新手有点帮助。
标签： VHDL 8位 加法器
上传时间： 2014-01-05
上传用户：1079836864
VHDL实现的8位乘法器，所有仿真全部通过
标签： VHDL 8位 乘法器
上传时间： 2013-12-04
上传用户：wkchong
用VC++做的一个分数的加减运算，简单方便，易于VC的学习。
标签： VC 分数 减 运算
上传时间： 2013-12-25
上传用户：Breathe0125
用VC++做的一个复数的加减运算，简单方便，易于VC的学习。
标签： VC 减 运算
上传时间： 2014-01-02
上传用户：lhw888
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
标签： VerilogHDL booth 语言 算法
上传时间： 2014-01-18
上传用户：从此走出阴霾
实现了三种乘法器，可以进行性能比较，比较有较之
标签： 乘法器
上传时间： 2017-06-25
上传用户：hn891122
Galois域乘法器的Verilog源码 广泛用于信道编码、计算机代数及椭圆曲线加密等
标签： Verilog Galois 乘法器 源码
上传时间： 2017-06-28
上传用户：15071087253
一个类似于windows标准计算器的程序 用Java语言编写 可以进行简单的加减乘除 取余 ，平方求导数 ，存储数字 ，调用数字等功能
标签： windows Java 标准 减
上传用户：stewart·
Verilog写的 8 位超前进位加法器
标签： Verilog 进位 加法器
上传时间： 2017-07-01
上传用户：hustfanenze
4位二进制加法器，vhdl实现,外带译码器部分，清晰简洁，可读性好
标签： 二进制 加法器
上传时间： 2017-07-03
上传用户：1101055045
