减法器全部资料下载-1533个减法器技术资源-虫虫下载站

除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高...

📅 2017-07-20

基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会...

📅 2013-06-13

在很多高精度计算场合需要采用浮点运算。过去用门电路进行各种运算通常为定点运算，但其计算精度有限。随着现场可编程门阵（FPGA）的迅速发展，可以采用FPGA实现浮点运算。本文首先介绍定点数和浮点数的格...

📅 2013-05-20

基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会...

📅 2013-05-24

　　虚短和虚断的概念　　由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 V～14 V。因此运放的差模输入电压不足1 mV...

📅 2013-11-04

实验课的作业，包括半加器、全加器、加/减法器，使用逻辑图和VHDl描述，包括分析和报告。...

📅 2013-12-25

朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简...

📅 2014-01-23

用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。...

📅 2013-12-29

用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了...

📅 2013-12-20

一个数码管显示的测试程序，内含加法器、减法器，4-7译码器，计数器等。...

📅 2013-11-28

📚 减法器技术资料