虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 实验课的作业

实验课的作业

  • 资源大小:60 K
  • 上传时间: 2013-12-25
  • 上传用户:dan_che
  • 资源积分:2 下载积分
  • 标      签: 实验

资 源 简 介

实验课的作业,包括半加器、全加器、加/减法器,使用逻辑图和VHDl描述,包括分析和报告。

相 关 资 源