vhdl基于半加器的全加器描述及仿真
标签： vhdl 半加器 全加器 仿真
上传时间： 2014-11-25
上传用户：zycidjl
全加器的VHDL程序实现及仿真
标签： VHDL 全加器 仿真 程序
上传时间： 2014-01-13
上传用户：hoperingcong
模式识别一份很好的作业,包括线性分类器；最小风险贝叶斯分类器；监督学习法分层聚类分析；K－L变换提取有效特征,支持向量机
标签： 分类器 模式识别 分层 变换
上传时间： 2014-11-30
上传用户：372825274
PSpice一本很好的教程。Pspice仿真器是一个全功能的模拟和混合信号仿真器,它支持从高频系统到低功耗IC设计的任何电路。
标签： PSpice Pspice 仿真器 IC设计
上传时间： 2013-12-19
上传用户：270189020
该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。
标签： 程序 全加器
上传时间： 2015-04-18
上传用户：fandeshun
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。
标签： 程序 减
上传用户：moerwang
这是我写的一个仿照linux下编辑器vim写的一个简单的全屏文本编辑器
标签： linux vim 编辑器 全屏
上传时间： 2014-01-04
上传用户：zhangyigenius
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
标签： Verilog HDL 全加器 语言
上传时间： 2015-05-02
上传用户：zukfu
全电视信号编码器，verilog的，看看有借鉴价值否？
标签： 电视信号 编码器
上传用户：fnhhs
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
标签： TEST_BENCH VHDL_CODE 全加器
上传时间： 2013-12-22
上传用户：hongmo
