测试技术专辑 134册 1.93G@@ Agilent E4438C信号源使用说明 364页 5.4M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
测试技术专辑 134册 1.93GAgilent E4438C矢量信号发生器用户指南 364页 5.5M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
通过GPIB接口读取频谱仪的测试曲线,得到信号频谱
上传时间： 2016-06-07
上传用户：845251910@qq.com
MATLAB生成Costas信号，方便使用，运行正常，已经测试过。
上传时间： 2018-09-07
上传用户：xin_1
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk, //50MHz时钟 input rst_n //复位信号，低电平有效 );//-----------------------------------------------------------localparam W_IDLE = 1;localparam W_FIFO = 2; localparam R_IDLE = 1;localparam R_FIFO = 2; reg[2:0] write_state;reg[2:0] next_write_state;reg[2:0] read_state;reg[2:0] next_read_state;reg[15:0] w_data; //FIFO写数据wire wr_en; //FIFO写使能wire rd_en; //FIFO读使能wire[15:0] r_data; //FIFO读数据wire full; //FIFO满信号 wire empty; //FIFO空信号 wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///产生FIFO写入的数据always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空， 开始写FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO满 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end///产生FIFO读的数据always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO满, 开始读FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)
上传时间： 2021-12-19
上传用户：20125101110
在使用ST FOC电机库时，当使用Hall信号作为位置信号时，需要输入同步电角度数据，这个数据根据当前使用电机的特性进行输入，会在每次Hall信号变化时同步电角度，如果角度偏差较大时会影响控制效果，可能带来效率或者电机的震荡，初始测试还是有必要的，本文详细说明测试注意事项以及测试方法。
标签： 电机控制
上传时间： 2022-02-22
上传用户：
随着汽车电子技术的发展，汽车作为一种融合了当代多种高新技术的交通工具，需要采用越来越多的电子控制系统，这些复杂的系统控制需要检测及交换大量数据，传统的点对点控制方式不但布线复杂、昂贵，而且可靠性差、重量大维护成本高，已经无法满足现代汽车的通信要求，为了解决上面这些问题，德国BOSCH公司的CAN总线控制应运而生，且日前得到了广泛应用。为了应对当前某些整车厂对车载CAN总线控制系统应用的需求，以及解决由于没有一个开放的CAN应用层协议，使不同配套厂的设备之间不能互操作的问题论文以基于SAEJ939协议的汽车CAN总线控制系统设计与测试作为研究课题制定了基于SAEJ939协议的CAN应用层协议并设计开发了CAN总线控制模块结合项目组已有的技术基础，论文首先研究了CAN总线协议特点和实现该技术的要求，并研究分析了CAN总线的应用层协议规范SAE939，在此基础上，根据某整车厂需求，分别从网络拓扑结构的总体设计、模块的信号定义、信息发送周期选择、报文优先级分配以及节点地址定义等几个方面设计制定了一套具有良好扩展性的汽车CAN应用层协议。此外，课题还完成了CAN总线控制模块的全部硬件设计，通过软件开发实现了所制定的CAN应用层协议以及各控制模块的功能为了验证CAN总线系统设计方案和所制定的CAN应用层协议的可行性，以及测试网络性能，课题对CAN总线控制模块和CAN网络系统进行CAN模块的致性测试，CAN控制模块通信功能测试，以及应用cAN总线开发工具 CANoe进行的CAN总线仿真实验和整个系统平台测试。通过研究这些实验和测试的结果验证了CAN总线控制系统的实时性、可靠性和稳定性，证明了课题设计方案可行此外，误题的研究也为实现具有自主知识产权的汽车CAN总线控制技术的产品化积累了经验，课题也因此具备继续研究开发的意义和良好的经济的前景
标签： 汽车CAN总线
上传时间： 2022-03-23
上传用户：fliang
目的:自主研制一款超声手术刀电源控制系统,以减少能量的消耗,维持手术刀的正常温度。方法:对超声换能器在谐振附近的等效电路建立模型,并设计基于数字信号处理(DSP)的超声手术刀的硬件控制系统。结果:经对电源控制系统的电路和工作性能测试,生成的电流和电压的有效值等参数,能够及时调整电源的频率,并达到预期的功能指标,使超声手术刀工作在谐振状态。结论:以DSP为核心设计的超声手术刀电源控制系统,测试指标均能够达到预期的要求,能够使系统在谐振状态下工作。Objective: To independently develop a power control system of ultrasonic scalpel so as to reduce the energy consumption and maintain the normal temperature of ultrasonic scalpel. Methods: In this paper, the model of equivalent circuit of ultrasonic transducer nearby syntony was built up, and the hardware control system of ultrasonic scalpel based on digital signal processing(DSP) was designed. Results: Through testing the circuit and work performance of power control system, the series of parameters such as effective value and so on which were produced by this system could adjust frequency of power source in time and attain anticipative functional indicator, and it took the ultrasonic scalpel to work in syntonic situation. Conclusion: The tested indicators of power control system of ultrasonic scalpel based on the kernel design of DSP can attain anticipative requirement, and can take this system to work in syntonic situation.
上传时间： 2022-04-03
上传用户：bluedrops
作为一种全新的探测技术，激光雷达已广泛应用于大气、陆地、海洋探测、空中交会对接、侦察成像、化学试剂探测等领域。与传统雷达技术相比，激光雷达是一种通过发射特定波长的激光，处理并分析回波信号，实现目标探测的技术，具有高测量精度、精细的时间和空间分辨率，以及极大的探测距离等优点，目前已成为一种重要的探测手段。激光雷达探测系统需采用硬件电路实现系统的控制以及回波信号的处理、分析，从而实现目标距离、速度、姿态等参数的测量，因此研制高速、高精度、性能稳定、性价比高、保密性强的处理电路，对提升激光雷达探测系统的整体性能有着十分重要的意义。 激光雷达系统控制及信号处理电路有多种实现方案，传统的MCU实现方案较为普遍，但受线程的带宽限制，且难以提高系统的精度与复杂性；采用 FPGA、ARM或DSP实现信号处理架构，一定程度上提高了系统的带宽与复杂度，但成本较高，功耗较大，且开发周期较长。针对目前激光目标探测系统中，对系统控制复杂度，信号处理实时性，整体性能与功耗等要求，论文提出了一种基于 CPLD与MCU架构的电路改进方案。该方案采用高速并行的现场可编程PLD器件，完成相关电路的控制与回波信号的实时处理、分析；同时选用线程处理优势较强的MCU，实现相关信号的控制与高速串口的收发，完成PC软件终端的通信。 本文结合所提出的基于 CPLD与 MCU架构的硬件电路设计方案，选用了Altera的MAX II CPLD器件EPM240T100C5N，以及宏晶科技公司的增强型单片机STC12LE5A60S2，实现了激光雷达系统控制及信号处理等功能。文中详细介绍了实验系统的设备资源与硬件电路的模块化设计，完成了相关外设的驱动控制，并采用 CPLD与 MCU完成了回波信号的采集、处理与分析，最终通过与所设计PC软件终端的通信，实现与硬件电路板的实时数据上传。 目前板卡在100MHz主频下工作，可完成10kHz激光器的触发，并行实现回波信号的实时处理与分析，以及921600波特率下的高速串口通信。结合激光雷达实验系统，多次进行硬件电路的测试与实验，表明本文设计的激光雷达系统控制及信号处理硬件电路功能正常，性能稳定，且功耗低，保密性强，符合设计的需求，实验证明本文所提出方案的具有一定的可...
上传时间： 2022-05-28
上传用户：xsr1983
