虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

低<b>功耗</b>设计

  • 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

    用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”,接着5个时钟变为“0”,最后3个时钟为“1”。 B:在整个码元持续时间内都没有出现“0”,即连续16个时钟保持“1”。 C:前5个时钟保持“0”,后面11个时钟保持“1”。 改进密勒码编码规则如下: 如果码元为逻辑“1”,用A信号表示。 如果码元为逻辑“0”,用B信号表示,但以下两种特例除外:如果出现两个以上连“0”,则从第二个“0”起用C信号表示;如果在“通信起始位”之后第一位就是“0”,则用C信号表示,以下类推; “通信起始位”,用C信号表示; “通信结束位”,用“0”及紧随其后的B信号表示。 “无数据”,用连续的B信号表示。

    标签: verilog 2MHz DIN CLK

    上传时间: 2013-12-02

    上传用户:wang0123456789

  • 一篇关于低功耗FPGA的博士论文

    一篇关于低功耗FPGA的博士论文,主要考虑了设计的可实现性和安全性

    标签: FPGA 低功耗 论文

    上传时间: 2015-10-10

    上传用户:zhengzg

  • 设B是一个n×n棋盘

    设B是一个n×n棋盘,n=2k,(k=1,2,3,…)。用分治法设计一个算法,使得:用若干个L型条块可以覆盖住B的除一个特殊方格外的所有方格。其中,一个L型条块可以覆盖3个方格。且任意两个L型条块不能重叠覆盖棋盘

    标签:

    上传时间: 2013-12-16

    上传用户:脚趾头

  • 设计一个字节(8 位)比较器。 要求:比较两个字节的大小

    设计一个字节(8 位)比较器。 要求:比较两个字节的大小,如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试 模型,使其能进行比较全面的测试 。

    标签: 字节 比较器 比较

    上传时间: 2015-11-07

    上传用户:manking0408

  • ARM体系结构与编程 作者:杜春雷 译者:杜春雷 出版社:清华大学出版社 【内容介绍】 ARM处理器是一种16/32位的高性能、低成本、低功耗的嵌入式RIS

    ARM体系结构与编程 作者:杜春雷 译者:杜春雷 出版社:清华大学出版社 【内容介绍】 ARM处理器是一种16/32位的高性能、低成本、低功耗的嵌入式RISC微处理器,由ARM公司设计,然后授权给各半导体厂商生产,它目前已经成为应用最为广泛的嵌入式处理器。 本书分14章对ARM处理器的体系结构、指令系统和开发工具作了比较全面的介绍。其中包括ARM体系介绍、ARM程序设计模型、ARM汇编语言程序设计、ARM C/C++语言程序设计、ARM连接器的使用、ARM集成开发环境CodeWarriorIDE的介绍及高性能的调怨ぞ逜DW的使用。并在此基础之上介绍一些典型的基于ARM体系的嵌入式应用系统设计时的基本技术。通过阅读本书可以使读者掌握开发基于ARM的应用系统的各方面的知识。 第1章 ARM概述及其基本编程模型 第2章 ARM指令分类及其寻址方式 第3章 ARM指令集介绍 第4章 ARM汇编语言程序设计 第5章 ARM存储系统 第6章 ATPCS介绍 第7章 ARM程序和Thumb程序混合使用 第8章 C\ C++C以及汇编语言的混合编程 第9章 异常中断处理 第10章 ARM C/C++编译器 第11章 ARM连接器 第12章 嵌入式应用程序示例 第13章 使用CodeWarrior 第14章 ARM体系中的调试方法

    标签: ARM RIS 出版社 16

    上传时间: 2015-11-20

    上传用户:Divine

  • ICETEK-DM642-C评估板是一个低功耗独立的开发平台

    ICETEK-DM642-C评估板是一个低功耗独立的开发平台,使用户可以对TI的DM64x DSP系列进行评测和开发应用。ICETEK-DM642-C评估板还可以作为为TMS320DM642 DSP芯片设计的硬件参考板

    标签: ICETEK-DM 642 评估板 低功耗

    上传时间: 2015-12-05

    上传用户:龙飞艇

  • 三次B样条插值曲面及其实现::目前在CAM/CAM的自由曲面构造方法中

    三次B样条插值曲面及其实现::目前在CAM/CAM的自由曲面构造方法中,较流行的有B样条曲面,Bezier曲面、Ball曲面等方法,但由这几种方法和成都是拟合曲面,而百插值曲面,常常不能满足一些工程实际中严格插值的要求,本文构造了一种自由插值曲面生成方法-B样条母线法,所生成曲面达到C^2级光滑,适用机械,模具、汽车、造船等制造加工行业的复杂曲面设计。

    标签: 插值 自由曲面

    上传时间: 2016-01-13

    上传用户:tuilp1a

  • 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试

    利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒/分/时的依次显示并正确计数; 2. 秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3. 定时闹钟:实现整点报时,又扬声器发出报时声音; 4. 时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5. 利用多余两位数码管完成秒表显示:A、精度达10ms;B、可以清零;C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能: 1. 闹钟只是整点报时,不能手动设置报时时间,遗憾之一; 2. 秒表不能向秒进位,也就是最多只能记时100ms; 3. 秒表暂停记录数据后不能在原有基础上继续计时,而是复位重新开始。 【注意】秒表为后来添加功能,所以有很多功能不成熟!

    标签: CPLD VHDL 芯片 时钟源

    上传时间: 2014-01-02

    上传用户:LIKE

  • 介绍了CPCI总线及快速、低功耗模数转换器件AD976的主要特点

    介绍了CPCI总线及快速、低功耗模数转换器件AD976的主要特点,详细描述了一种基于CPCI总线的智能AD转换 模块的设计实现过程。

    标签: CPCI 976 AD 总线

    上传时间: 2014-01-24

    上传用户:电子世界

  • 对称密码体制的发展趋势将以分组密码为重点。分组密码算法通常由密钥扩展算法和加密(解密)算法两部分组成。密钥扩展算法将b字节用户主密钥扩展成r个子密钥。加密算法由一个密码学上的弱函数f与r个子密钥迭代r

    对称密码体制的发展趋势将以分组密码为重点。分组密码算法通常由密钥扩展算法和加密(解密)算法两部分组成。密钥扩展算法将b字节用户主密钥扩展成r个子密钥。加密算法由一个密码学上的弱函数f与r个子密钥迭代r次组成。混乱和密钥扩散是分组密码算法设计的基本原则。抵御已知明文的差分和线性攻击,可变长密钥和分组是该体制的设计要点。

    标签: 算法 密钥扩展 分组密码 密钥

    上传时间: 2013-12-14

    上传用户:shanml