VHDL分频器
VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、1...
VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、1...
用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制...
3-8 VHDL 译码器 请...
VHDL实现四位全加器,适合初学者,源程序下载...
VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等...
vhdl的伪随机序列发射器程序,已经过仿真,仿真正确且能够成功应用...
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器...
用VHDL编写的一个出租车计费器,起步6元计2公里,此后每半公里计0.8元,停车等待每2.5分计0.8元。通过仿真,但未下载到CPLD测试...
基于VHDL高级综合的水下航行器自控系统集成设计研究,资料详尽,有全套源码,绝对真实!...
双向控制全加器的VHDL实现 内含ISE工程文件...