简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真...
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真...
基于VHDL的分频器设计,这是源码希望对大家有用。...
vhdl语言编写的2分频器代码,简单易懂...
EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器...
用vhdl写的有关寄存器的源代码,适合于硬件开发入门。...
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][...
本人编写的3级抽取器的vhdl代码,可供大家参考一下,如有不妥之处,还请多多指教....
VHDL的四人抢答器,希望对大家有所帮助啊,...
用VHDL语言采用串行方法实现用1位全加器实现4位全加器...
VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用...