交织器 VHDL

RS232数据发送器,适合于VHDL的初学者参考

RS232数据发送器,适合于VHDL的初学者参考

标签： VHDL 232 RS 数据

上传时间： 2014-01-13

上传用户：yepeng139
用vhdl实现双向移位寄存器仿真环境MAXPLUS-II

用vhdl实现双向移位寄存器仿真环境MAXPLUS-II，QUARTUS-

标签： MAXPLUS-II vhdl 移位寄存器仿真环境

上传时间： 2015-04-03

上传用户：wab1981
通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器

通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器，此为译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。试验平台：MaxPlusII

标签： VHDL 硬件描述语言中断控制器差错控制

上传时间： 2015-04-08

上传用户：lps11188
用vhdl的4x4的数据选择器

用vhdl的4x4的数据选择器，在maxplusII下编译、仿真通过。是构成大型数字电路的重要部件。适合vhdl初学者分析学习。

标签： vhdl 4x4 数据选择器

上传时间： 2015-04-13

上传用户：banyou
8位大小比较器的VHDL源代码

8位大小比较器的VHDL源代码，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs

标签： VHDL 8位比较器源代码

上传时间： 2015-04-15

上传用户：guanliya
三种方法编写多路选择器的VHDL源代码分别使用if else ,select ,when 语句

三种方法编写多路选择器的VHDL源代码分别使用if else ,select ,when 语句

标签： select VHDL else when

上传时间： 2013-12-24

上传用户：lingzhichao
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟

大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚

标签： max-plus vhdl 大学加法器

上传时间： 2013-12-23

上传用户：qiaoyue
用VHDL编写的数字时钟,可变宽度脉冲产生器

用VHDL编写的数字时钟,可变宽度脉冲产生器

标签： VHDL 编写数字时钟可变宽度脉冲

上传时间： 2014-12-02

上传用户：xaijhqx
这是用VHDL语言写的32位分频器的程序

这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。

标签： VHDL 语言分频器程序

上传时间： 2015-05-11

上传用户：chenlong
分频器几次分频欧次分频 vhdl 语言实现

分频器几次分频欧次分频 vhdl 语言实现

标签： vhdl 分频分频器语言

上传时间： 2015-05-14

上传用户：zycidjl