任意N进制分频器的标准VHDL代码（原创）
标签： VHDL N进制 分频器 代码
上传时间： 2013-12-25
上传用户：洛木卓
常用2、4、6及任意偶数分频器的VHDL代码实现（原创）
标签： VHDL 分频器 代码
上传时间： 2013-12-17
上传用户：330402686
常用1、3、5及任意奇数分频器的VHDL代码实现（原创）
上传时间： 2013-12-26
上传用户：rishian
使用VHDL設計一個適用於ETSI OFDM的時間和頻率同步處理器
标签： VHDL ETSI OFDM
上传时间： 2015-09-21
上传用户：luke5347
用VHDL设计的3-8译码器，精简~！
标签： VHDL 译码器
上传时间： 2014-01-27
上传用户：chens000
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
标签： vhdl 数模 计费器 模块
上传时间： 2015-10-08
上传用户：q123321
用VHDL设计一个4位二进制并行半加器，要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出
标签： VHDL 二进制 并行 半加器
上传时间： 2014-11-24
上传用户：haohaoxuexi
用VHDL编的移位寄存器,具有置位,清零,装载,方向功能.~
标签： VHDL 移位寄存器 方向 零
上传用户：小鹏
用VHDL编的编码器,具有多种功能,希望呢温暖感跟大家共享~!
标签： VHDL 编码器 家
上传时间： 2015-10-22
上传用户：大三三
用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试
标签： VHDL 编写 出租车计费器
上传时间： 2013-12-24
上传用户：caixiaoxu26
