proteus仿真调试ATmeg8串口实验
上传时间： 2013-09-30
上传用户：lalaruby
为了减小匹配傅里叶变换分析的计算量，提出了一种基于快速傅里叶变换的快速算法。根据匹配傅里叶变换的分解将积分形式转化为离散形式，推导出快速算法表达式。该算法与直接的数值离散匹配傅里叶变换算法相比较，计算量大大减少。同时给出了其在雷达信号处理中线性调频信号的检测与参数估计的应用。理论及计算机仿真结果表明了该算法的有效性和精确性，有良好的工程应用前景。
上传时间： 2013-10-21
上传用户：chongchong1234
文中建立不同类型目标的模型匹配数据库；采用最小周长多边形构造目标主体轮廓的近似多边形，以简化目标主体轮廓减少算法处理的数据量；提取具有仿射不变性的多边形顶点个数、最长线段两侧顶点个数、同底三角形面积比向量特征不变量对待识别目标进行描述，应用3个特征量在模型匹配数据库中逐一进行分层遍历搜索匹配。实验表明，基于模型匹配的目标识别算法能够快速的识别目标，提高了目标识别的实时性，同时能够判定目标所处的姿态状况。
上传时间： 2013-10-20
上传用户：q3290766
本指南讨论最基本的DAC架构：“串”DAC和“温度计”DAC。串DAC的起源与开尔文爵士有 关，他于19世纪中叶发明了开尔文分压器。串DAC在当今颇受欢迎，特别是在典型分辨率 为6到8位的数字电位计等应用中。温度计DAC则相对独立于代码相关的开关毛刺，因而是 低失真分段DAC和流水线式ADC的常用构建模块。
上传时间： 2013-10-14
上传用户：zhqzal1014
TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗
上传时间： 2013-11-02
上传用户：xinyuzhiqiwuwu
SIFT算法具有旋转、平移、尺度缩放和亮度的变化保持不变性的优点，也有算法复杂、计算时间长的缺点。本文提出了以街区距离代替欧式距离的新方法，来提高SIFT特征匹配效率，缩短匹配时间，提高SIFT算法的实时性。实验结果表明，该方法在保持图像匹配率和算法鲁棒性的同时，可以减少运算时间。
上传时间： 2013-10-28
上传用户：zhangzhenyu
串入式声音延时开关的制作
标签： 声音延时开关
上传时间： 2013-10-29
上传用户：392210346
基于图形处理器单元（GPU）提出了一种帧间差分与模板匹配相结合的运动目标检测算法。在CUDA-SIFT（基于统一计算设备架构的尺度不变特征变换）算法提取图像匹配特征点的基础上，优化随机采样一致性算法（RANSAC）剔除图像中由于目标运动部分产生的误匹配点，运用背景补偿的方法将静态背景下的帧间差分目标检测算法应用于动态情况，实现了动态背景下的运动目标检测，通过提取目标特征与后续多帧图像进行特征匹配的方法最终实现自动目标检测。实验表明该方法对运动目标较小、有噪声、有部分遮挡的图像序列具有良好的目标检测效果。
上传时间： 2013-10-09
上传用户：ifree2016
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
对高速PCB中的微带线在多种不同情况下进行了有损传输的串扰仿真和分析, 通过有、无端接时改变线间距、线长和线宽等参数的仿真波形中近端串扰和远端串扰波形的直观变化和对比, 研究了高速PCB设计中串扰的产生和有效抑制, 相关结论对在高速PCB中合理利用微带线进行信号传输提供了一定的依据.
上传时间： 2013-10-26
上传用户：dragonhaixm
