搜索：vhdl - 虫虫下载站

VHDL/FPGA/Verilog 硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file,

硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file, and the other associated files, remain intact and -- unmodified. Modifications are outlined below.

https://www.eeworm.com/dl/663/131038.html

下载: 39

查看: 1197

VHDL/FPGA/Verilog 用vhdl实现脉冲宽度可控的一简单程序仿真环境MAXPLUS-

用vhdl实现脉冲宽度可控的一简单程序仿真环境MAXPLUS-

https://www.eeworm.com/dl/663/136613.html

下载: 188

查看: 1216

MAXPLUS vhdl 脉冲宽程序

VHDL/FPGA/Verilog DDS的vhdl语言源程序实现该程序可实现1HZ频率步进

DDS的vhdl语言源程序实现该程序可实现1HZ频率步进

https://www.eeworm.com/dl/663/138696.html

下载: 158

查看: 1270

vhdl DDS 1HZ 语言

VHDL/FPGA/Verilog -- PCI Target Interface Design for XC73144 -- -- Synopsys VHDL Solution using Xilinx XC7000 Library

-- PCI Target Interface Design for XC73144 -- -- Synopsys VHDL Solution using Xilinx XC7000 Library

https://www.eeworm.com/dl/663/144744.html

下载: 170

查看: 1149

Interface Synopsys Solution Library

VHDL/FPGA/Verilog 100vhdl例子应用于各基础电路或高级电路的基础部分

100vhdl例子应用于各基础电路或高级电路的基础部分

https://www.eeworm.com/dl/663/146691.html

下载: 167

查看: 1103

vhdl 100 应用于基础电路

VHDL/FPGA/Verilog 全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼

全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼

https://www.eeworm.com/dl/663/155253.html

下载: 79

查看: 1402

TEST_BENCH VHDL_CODE 全加器

文章/文档  利用VHDL语言实现单片简易自动量程数字频率计

利用VHDL语言实现单片简易自动量程数字频率计

https://www.eeworm.com/dl/652/155478.html

下载: 160

查看: 1076

VHDL 语言自动数字频率计

VHDL/FPGA/Verilog 8*8位的先入先出（fifo）数据缓冲器的vhdl源程序

8*8位的先入先出（fifo）数据缓冲器的vhdl源程序

https://www.eeworm.com/dl/663/157464.html

下载: 158

查看: 1107

fifo vhdl 数据缓冲器源程序

串口编程  uart的vhdl实现代码分模块设计和状态机设计不错的

uart的vhdl实现代码分模块设计和状态机设计不错的，用它没错

https://www.eeworm.com/dl/624/161155.html

下载: 51

查看: 1083

uart vhdl 代码分

串口编程  很不错的vhdl学习实例几十个编程事例轻松上手

很不错的vhdl学习实例几十个编程事例轻松上手

https://www.eeworm.com/dl/624/162659.html

下载: 121

查看: 1079

vhdl 编程

搜索结果

按分类筛选