利用VHDL语言实现单片简易自动量程数字频率计

相 关 资 源

• 利用VHDL语言实现单片简易自动量程数字频率计免费下载

  资源简介：利用VHDL语言实现单片简易自动量程数字频率计

  标签： VHDL 语言 自动 数字频率计

  上传时间： 2013-12-26

  上传用户：GHF

• 利用VHDL语言实现单稳触发电路免费下载

  资源简介：利用VHDL语言实现单稳触发电路，稳态时间为系统时钟的整数倍。

  标签： VHDL 语言 触发电路

  上传时间： 2015-06-01

  上传用户：wang0123456789

• 利用VHDL语言实现8位到32位的双向数据转换免费下载

  资源简介：利用VHDL语言实现8位到32位的双向数据转换

  标签： VHDL 8位 语言 数据转换

  上传时间： 2014-01-26

  上传用户：www240697738

• 在EDA开发软件QuartusII上利用VHDL语言实现DDS信号发生器免费下载

  资源简介：在EDA开发软件QuartusII上利用VHDL语言实现DDS信号发生器，芯片是Altera公司的

  标签： QuartusII VHDL EDA DDS

  上传时间： 2015-11-03

  上传用户：Breathe0125

• 利用VHDL语言实现FPGA的PWM输出波形免费下载

  资源简介：利用VHDL语言实现FPGA的PWM输出波形，占空比可控

  标签： VHDL FPGA PWM 语言

  上传时间： 2016-06-16

  上传用户：lunshaomo

• 本程序利用VHDL语言实现拔河游戏机的功能免费下载

  资源简介：本程序利用VHDL语言实现拔河游戏机的功能

  标签： VHDL 程序 语言

  上传时间： 2014-11-27

  上传用户：Pzj

• 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。免费下载

  资源简介：介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。

  标签： Altera 8421 CPLD VHDL

  上传时间： 2016-11-03

  上传用户：manking0408

• 此文件主要是利用VHDL语言实现五路呼叫器免费下载

  资源简介：此文件主要是利用VHDL语言实现五路呼叫器

  标签： VHDL 语言 呼叫器

  上传时间： 2013-12-17

  上传用户：Andy123456

• 基于fpga和sopc的用VHDL语言编写的EDA8位16进制频率计免费下载

  资源简介：基于fpga和sopc的用VHDL语言编写的EDA8位16进制频率计

  标签： fpga VHDL EDA8 sopc

  上传时间： 2016-02-04

  上传用户：myworkpost

• 用 VHDL语言实现闹钟功能免费下载

  资源简介：用 VHDL语言实现闹钟功能，可用于数字钟设计的单元电路，显示电路程序。

  标签： VHDL 语言 闹钟

  上传时间： 2016-06-13

  上传用户：我干你啊

• 实现得失一个交通灯。利用VHDL语言免费下载

  资源简介：实现得失一个交通灯。利用VHDL语言

  标签： VHDL 交通灯 语言

  上传时间： 2015-03-29

  上传用户：天诚24

• ALU算术逻辑单元的简单实现,利用VHDL语言编写,可进行加法,减法,以及位的左右移动,只需一个时钟脉冲免费下载

  资源简介：ALU算术逻辑单元的简单实现,利用VHDL语言编写,可进行加法,减法,以及位的左右移动,只需一个时钟脉冲

  标签： VHDL ALU 算术 加法

  上传时间： 2014-01-05

  上传用户：franktu

• 介绍怎样利用VHDL语言来实现一个多周期的处理器核心免费下载

  资源简介：介绍怎样利用VHDL语言来实现一个多周期的处理器核心

  标签： VHDL 语言 周期 处理器核心

  上传时间： 2013-12-20

  上传用户：tianyi223

• 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程免费下载

  资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA

  标签： VHDL 分频 整数 系数

  上传时间： 2015-11-27

  上传用户：tyler

• 由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证免费下载

  资源简介：由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证

  标签： QUARTUES VHDL D触发器 语言

  上传时间： 2014-01-02

  上传用户：水中浮云

• 由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证免费下载

  资源简介：由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证

  标签： QUARTUES VHDL 语言 数控

  上传时间： 2014-01-12

  上传用户：teddysha

• 由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证免费下载

  资源简介：由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证

  标签： QUARTUES VHDL 0832 DA

  上传时间： 2014-01-18

  上传用户：225588

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• 利用VHDL语言编程实现的pn码产生.在quartus ii中通过免费下载

  资源简介：利用VHDL语言编程实现的pn码产生.在quartus ii中通过

  标签： quartus VHDL 语言 编程实现

  上传时间： 2013-12-12

  上传用户：ryb

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2013-12-26

  上传用户：qwe1234

• 利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序免费下载

  资源简介：利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后, 可应用于实际的出租车计费系统...

  标签： VHDL 语言 出租车计费系统 计费

  上传时间： 2017-05-22

  上传用户：变形金刚

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA CPLD VHDL EDA

  上传时间： 2013-11-25

  上传用户：ruan2570406

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA VHDL 数字频率计 硬件描述语言

  上传时间： 2013-08-06

  上传用户：taozhihua1314

• 常用数字逻辑功能都在CPLD器件上用VHDL语言实现免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 数字逻辑 器件

  上传时间： 2013-08-11

  上传用户：hn891122

• 利用VHDL语言编写的一个crc功能模块免费下载

  资源简介：利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能

  标签： VHDL crc 语言 编写

  上传时间： 2013-09-03

  上传用户：王庆才

• 学籍管理系统!利用C语言实现! 在构思基本模块时免费下载

  资源简介：学籍管理系统!利用C语言实现! 在构思基本模块时，订立了“读取文件到内存形成链表，对链表的操作，将内存的链表内容保存到文件”三大基本块。 读取文件：在main函数里完成。原理是，先检查文件指针是否在末尾，若否，则在内存开辟一个单位长度，在文件中读取...

  标签： 管理系统 C语言 模块

  上传时间： 2014-01-03

  上传用户：dsgkjgkjg

• 利用VHDL语言编写的一个crc功能模块免费下载

  资源简介：利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能

  标签： VHDL crc 语言 编写

  上传时间： 2015-07-04

  上传用户：CSUSheep

• 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块免费下载

  资源简介：简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、...

  标签： FPGA VHDL 模块 分

  上传时间： 2016-03-20

  上传用户：qq521

• 利用VHDL语言实现在免费下载

  资源简介：利用VHDL语言实现在，altera 公司的cyclone芯片上实现数字信号的2psk调制解调功能

  标签： VHDL 语言

  上传时间： 2014-01-25

  上传用户：xymbian

• 利用VHDL语言编写的一个蛇形的程序免费下载

  资源简介：利用VHDL语言编写的一个蛇形的程序，调试成功能够实现。可以在quarters ii 上运行，欢迎大家使用

  标签： VHDL 语言 编写 程序

  上传时间： 2013-12-25

  上传用户：aa54