搜索：vhdl - 虫虫下载站

CF VHDL The CF+ design was designed using the timing diagrams of the Compact Flash specification rev. 1.4, Analog Devices ADSP-218xN DSP Microcomputer specification, and the Intel StrataFlash Memory 28F320J3 specification.

https://www.eeworm.com/dl/663/281220.html

下载: 162

查看: 1124

specification the designed diagrams

VHDL/FPGA/Verilog VHDL写的大部分程序。希望大家一起学习

VHDL写的大部分程序。希望大家一起学习

https://www.eeworm.com/dl/663/281861.html

下载: 200

查看: 1060

VHDL 分程序家

VHDL/FPGA/Verilog 程序用vhdl语言编写,成功添加为CPU外设,可以正常使用

程序用vhdl语言编写,成功添加为CPU外设,可以正常使用

https://www.eeworm.com/dl/663/288287.html

下载: 161

查看: 1064

vhdl CPU 程序外设

VHDL/FPGA/Verilog vhdl语言实现的16乘16的点阵显示设计代码

vhdl语言实现的16乘16的点阵显示设计代码，调试通过，可借鉴

https://www.eeworm.com/dl/663/288669.html

下载: 107

查看: 1308

vhdl 语言点阵显示设计

VHDL/FPGA/Verilog 这是关于2分频的vhdl实现和verilog hdl实现

这是关于2分频的vhdl实现和verilog hdl实现，都已经仿真验证了其正确性，大家可以对比参考。

https://www.eeworm.com/dl/663/295814.html

下载: 115

查看: 1101

verilog vhdl hdl 分频

VHDL/FPGA/Verilog VHDL编写的异步通信串行口设计用Quartus工具编译

VHDL编写的异步通信串行口设计用Quartus工具编译

https://www.eeworm.com/dl/663/298061.html

下载: 114

查看: 1090

Quartus VHDL 编写异步通信

VHDL/FPGA/Verilog 这是一个有关FIFO的VHDL 程序。。。请大家下载分享。

这是一个有关FIFO的VHDL 程序。。。请大家下载分享。

https://www.eeworm.com/dl/663/299358.html

下载: 169

查看: 1073

FIFO VHDL 程序家

搜索结果

按分类筛选

其他  功能更加完善的基于vhdl的数字时钟设计有秒表

VHDL/FPGA/Verilog 数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过

VHDL/FPGA/Verilog 以两种结构编写的VHDL驱动LED 已通过调试

VHDL/FPGA/Verilog CF VHDL The CF+ design was designed using the timing diagrams of the Compact Flash specification re