搜索：verilog learning - 虫虫下载站

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现

基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现　　9.4.4 while循环语句的使用方法　　9.4.5 门控信号发生模块的设计与实现　　9.4.6 频率计的Verilog-HDL描述　　9.4.7 频率计的硬件实现 ...

https://www.eeworm.com/dl/663/197558.html

下载: 29

查看: 1130

Verilog-HDL 9.4 脉冲频率

VHDL/FPGA/Verilog FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

https://www.eeworm.com/dl/663/444623.html

下载: 159

查看: 1235

Verilog EP1C6F FPGA Mars

技术资料  FPGA 135个经典设计实例

verilog 135个经典实例，让你轻松掌握FPGA 中verilog程序设计

https://www.eeworm.com/dl/983316.html

下载: 1

查看: 3438

FPGA 经典

Java书籍  In case you haven t realized it, building computer systems is hard. As the complexity of the system

In case you haven t realized it, building computer systems is hard. As the complexity of the system gets greater, the task of building the software gets exponentially harder. As in any profession, we can progress only by learning, both from our mistakes and from our successes. This book represents s ...

https://www.eeworm.com/dl/656/145040.html

下载: 38

查看: 1118

complexity the building computer

技术资料  c-learn

非常完整的C语言学习资料，包括基本知识及100道初学者经典习题-Very complete C language learning materials

https://www.eeworm.com/dl/906821.html

下载: 9

查看: 9276

c-learn

技术资料  EffectiveC++2ed

EffectiveC++2ed.rar比较好的一本C++的学习书籍。-EffectiveC 2ed.rar a good learning C books.

https://www.eeworm.com/dl/911336.html

下载: 2

查看: 6518

EffectiveC ed

VHDL/FPGA/Verilog 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

https://www.eeworm.com/dl/663/182650.html

下载: 199

查看: 1194

verilog 加法器 HDL 进位

VHDL/FPGA/Verilog 用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效三、输入信号说明：输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”， ...

https://www.eeworm.com/dl/663/200856.html

下载: 28

查看: 1336

verilog 2MHz DIN CLK

VHDL/FPGA/Verilog 该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。

该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。

https://www.eeworm.com/dl/663/264241.html

下载: 88

查看: 1080

I2C Verilog FPGA 总线接口

VHDL/FPGA/Verilog 基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變

基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變

https://www.eeworm.com/dl/663/322513.html

下载: 36