搜索结果

找到约 5,196 项符合 verilog learning 的查询结果
相关度 上传时间 下载量 查看数
共 5,196 条结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog VerilogHDL高级数字设计书中源代码适合学习verilog编程者学习

VerilogHDL高级数字设计书中源代码适合学习verilog编程者学习
https://www.eeworm.com/dl/663/329206.html
下载: 167
查看: 1105

VHDL/FPGA/Verilog 实现4倍抽取的CIC抽取滤波器模块的Verilog实现

实现4倍抽取的CIC抽取滤波器模块的Verilog实现，在对数据进行抽取之前，首先进行滤波
https://www.eeworm.com/dl/663/335835.html
下载: 177
查看: 1067

VHDL/FPGA/Verilog 用verilog HDL产生正弦阶梯波。加da即可输出正弦波

用verilog HDL产生正弦阶梯波。加da即可输出正弦波
https://www.eeworm.com/dl/663/337876.html
下载: 92
查看: 1161

VHDL/FPGA/Verilog 本代码使用verilog编写了CORDIC数字计算机的设计

本代码使用verilog编写了CORDIC数字计算机的设计
https://www.eeworm.com/dl/663/338236.html
下载: 87
查看: 1067

VHDL/FPGA/Verilog <Verilog HDL 语言编程》 RS(204,188)译码器的设计

<Verilog HDL 语言编程》 RS(204,188)译码器的设计
https://www.eeworm.com/dl/663/339749.html
下载: 69
查看: 1082

VHDL/FPGA/Verilog FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用

FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera Quartus II
https://www.eeworm.com/dl/663/340370.html
下载: 56
查看: 1207

VHDL/FPGA/Verilog dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.

dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.
https://www.eeworm.com/dl/663/344455.html
下载: 111
查看: 1077

VHDL/FPGA/Verilog dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过.

dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过.
https://www.eeworm.com/dl/663/344458.html
下载: 80
查看: 1092

VHDL/FPGA/Verilog 用verilog语言编写的4位算术逻辑单元ALU,功能参考74181

用verilog语言编写的4位算术逻辑单元ALU,功能参考74181，包含.v文件以及测试用.vwf文件
https://www.eeworm.com/dl/663/347660.html
下载: 143
查看: 1335

VHDL/FPGA/Verilog 针对串行存储器M25P80应用的verilog程序

针对串行存储器M25P80应用的verilog程序
https://www.eeworm.com/dl/663/352563.html
下载: 103
查看: 1067