搜索结果

找到约 5,196 项符合 verilog learning 的查询结果
相关度 上传时间 下载量 查看数
共 5,196 条结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 用verilog HDL写的VGA驱动

用verilog HDL写的VGA驱动，在FPGA上实测可用（实际上是别人的劳动成果，呵呵）。
https://www.eeworm.com/dl/663/443497.html
下载: 197
查看: 1062

VHDL/FPGA/Verilog Verilog 下 16位除法算法程序

Verilog 下 16位除法算法程序，高精度，固定17个时钟周期
https://www.eeworm.com/dl/663/454416.html
下载: 111
查看: 1054

中间件编程 this contains the impementation of 5 stage superscalar piepline in verilog

this contains the impementation of 5 stage superscalar piepline in verilog
https://www.eeworm.com/dl/682/455206.html
下载: 81
查看: 1052

VHDL/FPGA/Verilog verilog HDLverilog HDLverilog HDLverilog HDLverilog HDLverilog HDL

verilog HDLverilog HDLverilog HDLverilog HDLverilog HDLverilog HDL
https://www.eeworm.com/dl/663/456739.html
下载: 107
查看: 1046

系统设计方案 verilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdl

verilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdl
https://www.eeworm.com/dl/678/456754.html
下载: 189
查看: 1042

VHDL/FPGA/Verilog verilog 写的 “梁祝”乐曲演奏电路

verilog 写的 “梁祝”乐曲演奏电路
https://www.eeworm.com/dl/663/459691.html
下载: 95
查看: 1180

VHDL/FPGA/Verilog I2c总线 verilog实现

I2c总线 verilog实现，可用于quartus设计
https://www.eeworm.com/dl/663/462236.html
下载: 83
查看: 1094

VHDL/FPGA/Verilog 用Verilog HDL编写的秒表设计

用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。
https://www.eeworm.com/dl/663/463172.html
下载: 106
查看: 1074

软件设计/软件工程 This document is about how to use verilog in ADS.

This document is about how to use verilog in ADS.
https://www.eeworm.com/dl/684/463727.html
下载: 155
查看: 1132

VHDL/FPGA/Verilog 用verilog HDL 写的时钟程序

用verilog HDL 写的时钟程序，在DE2上实现了。
https://www.eeworm.com/dl/663/463850.html
下载: 50
查看: 1201