搜索：verilog hdl 是什么？

技术资料  verilog tonetest

从基础语法到测试验证，循序渐进讲解如何用Verilog实现Tone功能的测试流程。涵盖模块设计、激励生成与结果分析，适合提升数字电路仿真能力。

https://www.eeworm.com/dl/1004659.html

下载: 2

查看: 90

Verilog Tone测试数字电路测试平台

VHDL/FPGA/Verilog 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现

https://www.eeworm.com/dl/663/139899.html

下载: 64

查看: 1100

Verilog HDL 硬件语言设计开发板

VHDL/FPGA/Verilog 异步FIFO控制器的设计主要用于异步先进先出控制器的设计。所用语言Verilog HDL.

异步FIFO控制器的设计主要用于异步先进先出控制器的设计。所用语言Verilog HDL.

https://www.eeworm.com/dl/663/147616.html

下载: 59

查看: 1117

Verilog FIFO HDL 控制器

其他书籍  本书从实际的角度介绍了硬件描述语言Verilog-HDL。通过动手实践体验其语法结构、功能等内涵

本书从实际的角度介绍了硬件描述语言Verilog-HDL。通过动手实践体验其语法结构、功能等内涵

https://www.eeworm.com/dl/542/226001.html

下载: 77

查看: 1089

Verilog-HDL 角度硬件描述语言实践

并行计算  用Verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!

用Verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!

https://www.eeworm.com/dl/694/248816.html

下载: 89

查看: 1108

Verilog HDL 数字时钟开发板

VHDL/FPGA/Verilog lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现

lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现

https://www.eeworm.com/dl/663/337196.html

下载: 178

查看: 1124

FPGA verilog lab1 Hdl

VHDL/FPGA/Verilog 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

https://www.eeworm.com/dl/663/371247.html

下载: 50

查看: 1055

VERILOG FIR HDL 滤波器

VHDL/FPGA/Verilog 异步FIFO verilog实现异步FIFO verilog实现

异步FIFO verilog实现异步FIFO verilog实现

https://www.eeworm.com/dl/663/298172.html

下载: 75

查看: 1070

verilog FIFO

技术书籍  HDL Chip Design

·HDL Chip Design

https://www.eeworm.com/dl/537/15853.html

下载: 104

查看: 1189

nbsp Design Chip HDL

教程资料  Virtex-6 的HDL设计指南

针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者其他Wizards，宏支持.

https://www.eeworm.com/dl/fpga/doc/32670.html

下载: 22

查看: 1078

Virtex HDL 设计指南

搜索结果

按分类筛选