搜索结果

找到约 5,359 项符合 verilog hdl 是什么？ 的查询结果
相关度 上传时间 下载量 查看数
共 5,359 条结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog Verilog HDL 华为入门教程.pdf 内部资料

Verilog HDL 华为入门教程.pdf 内部资料
https://www.eeworm.com/dl/663/398388.html
下载: 60
查看: 1208

VHDL/FPGA/Verilog vhdl语言 和verilog hdl语言的测试程序编写

vhdl语言 和verilog hdl语言的测试程序编写
https://www.eeworm.com/dl/663/419328.html
下载: 60
查看: 1108

文章/文档 verilog_HDL的卡梅隆大学讲义 很有启发 英文

verilog_HDL的卡梅隆大学讲义 很有启发 英文
https://www.eeworm.com/dl/652/455440.html
下载: 112
查看: 1048

VHDL/FPGA/Verilog Verilog-HDL程序设计实用教程收集

Verilog-HDL程序设计实用教程收集，内容丰富，设计技巧多样。
https://www.eeworm.com/dl/663/456163.html
下载: 117
查看: 1059

VHDL/FPGA/Verilog 移位运算器SHIFTER 使用Verilog HDL 语言编写

移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 ...
https://www.eeworm.com/dl/663/465033.html
下载: 86
查看: 1113

VHDL/FPGA/Verilog 用verilog HDL实现状态机的设计

用verilog HDL实现状态机的设计
https://www.eeworm.com/dl/663/474025.html
下载: 173
查看: 1067

软件设计/软件工程 是摩托罗拉关于Verilog　HDL的开发规范

是摩托罗拉关于Verilog　HDL的开发规范，相信对于学习Verilog程序设计的人会有很大的帮助
https://www.eeworm.com/dl/684/477750.html
下载: 104
查看: 1115

其他 I2C verilog HDL code including test environment

I2C verilog HDL code including test environment
https://www.eeworm.com/dl/534/486439.html
下载: 81
查看: 1088

其他 I2S verilog HDL code including test environment

I2S verilog HDL code including test environment
https://www.eeworm.com/dl/534/486443.html
下载: 106
查看: 1183

VHDL/FPGA/Verilog DM9000A读寄存器模块, verilog HDL

DM9000A读寄存器模块, verilog HDL
https://www.eeworm.com/dl/663/488834.html
下载: 141
查看: 1107