搜索：verilog hdl 是什么？

找到约 5,359 项符合「verilog hdl 是什么？」的查询结果

结果 5,359
热门搜索： STM32 FPGA PCB设计 电路图 51单片机 嵌入式 Arduino MATLAB Verilog Python
相关度 上传时间 下载量 查看数
共 5,359 条结果
按分类筛选
显示更多分类
https://www.eeworm.com/dl/894292.html 技术资料

该程序包是SD卡_MMC卡控制器SDC的verilog语言包

该程序包是SD卡_MMC卡控制器SDC的verilog语言包
下载 7
·
查看 5070
https://www.eeworm.com/dl/950254.html 技术资料

The Verilog Hardware Description Language, 5th Ed

·The Verilog Hardware Description Language, 5th Ed
下载 3
·
查看 7583
https://www.eeworm.com/dl/878467.html 技术资料

VHDL语言详解.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言详解.pdf
下载 1
·
查看 7794
https://www.eeworm.com/dl/946854.html 技术资料

VHDL training.rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL training.rar
下载 2
·
查看 1675
https://www.eeworm.com/dl/663/326319.html VHDL/FPGA/Verilog

这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序

这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言
下载 94
·
查看 1121
https://www.eeworm.com/dl/663/333991.html VHDL/FPGA/Verilog

HDLC控制接收数据开始标志7E和去零模块

HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写
下载 71
·
查看 1077
https://www.eeworm.com/dl/663/458156.html VHDL/FPGA/Verilog

本例是关于卷积码的一个简单算法

本例是关于卷积码的一个简单算法，用verilog HDL语言编写，整个文档包括了产生卷积的整个工程。
下载 125
·
查看 1083
https://www.eeworm.com/dl/877957.html 技术资料

VHDL 程序设计.PDF

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 程序设计.PDF
下载 1
·
查看 3945
https://www.eeworm.com/dl/880181.html 技术资料

vhdl实现uart.rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->vhdl实现uart.rar
下载 5
·
查看 8173
https://www.eeworm.com/dl/943442.html 技术资料

VHDL编程与仿真.rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL编程与仿真.rar
下载 6
·
查看 8947