搜索:verilog hdl 开发教程

找到约 10,000 项符合「verilog hdl 开发教程」的查询结果

结果 10,000
按分类筛选
显示更多分类
https://www.eeworm.com/dl/537/4512.html 技术书籍

Verilog-HDL实践与应用系统设计-210页-18.0M.rar

专辑类----可编程逻辑器件相关专辑 Verilog-HDL实践与应用系统设计-210页-18.0M.rar
下载 58
·
查看 1167
https://www.eeworm.com/dl/537/5971.html 技术书籍

Verilog-HDL实践与应用系统设计-210页-18.0M.pdf

专辑类-可编程逻辑器件相关专辑-96册-1.77G Verilog-HDL实践与应用系统设计-210页-18.0M.pdf
下载 141
·
查看 1174
https://www.eeworm.com/dl/537/14654.html 技术书籍

Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer
下载 102
·
查看 1100
https://www.eeworm.com/dl/663/135717.html VHDL/FPGA/Verilog

我用过的verilog hdl写的SDRAM core源程序,经过测试应用

我用过的verilog hdl写的SDRAM core源程序,经过测试应用
下载 116
·
查看 1107
https://www.eeworm.com/dl/534/172784.html 其他

pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

pli_handbook_examples_pc verilog hdl 与C的接口的典型例子
下载 149
·
查看 1065
https://www.eeworm.com/dl/663/225912.html VHDL/FPGA/Verilog

用verilog hdl硬件描述语言实现多人抢答器功能

用verilog hdl硬件描述语言实现多人抢答器功能,有计时,计分,报警等功能。
下载 190
·
查看 1203
https://www.eeworm.com/dl/540/238055.html 软件工程

Verilog HDL数字设计与综合 夏宇闻译(第二版)

Verilog HDL数字设计与综合 夏宇闻译(第二版)
下载 197
·
查看 1122
https://www.eeworm.com/dl/663/249350.html VHDL/FPGA/Verilog

占用资源少的verilog HDL uart接口;采用固定波特率115200

占用资源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号
下载 44
·
查看 1087
https://www.eeworm.com/dl/663/285140.html VHDL/FPGA/Verilog

小例子,关于Verilog HDL语言的一些小练习,可供参考.

小例子,关于Verilog HDL语言的一些小练习,可供参考.
下载 141
·
查看 1065
https://www.eeworm.com/dl/663/308339.html VHDL/FPGA/Verilog

mult_para_recurs_8x8_2sC verilog hdl代码写成的

mult_para_recurs_8x8_2sC verilog hdl代码写成的
下载 105
·
查看 1054