搜索结果
找到约 65 项符合
systemverilog 的查询结果
按分类筛选
技术资料 Systemverilog
FPGA的验证一直以来是不受重视的。 通常在RTL仿真后，采用SignalTap 和Chipscope来解决验证的问题。 当FPGA规模变大，编译时间很长，设计又很复杂时，这种方法的局限性就显露出来。 借鉴ASIC的验证概念，是解决这个问题的有效手段。 ...
技术资料 SystemVerilog
本书为IEEE对SystemVerilog的完整规范介绍，可为IC设计者提供完整的语法介绍
VHDL/FPGA/Verilog systemverilog程序
systemverilog程序，需要的朋友可以参看
书籍 systemverilog书籍
SystemVerilog与功能验证，讲述sv的基本使用方法
技术资料 systemverilog验证
关于systemverilog功能的验证，钟文枫所著，适合验证人员查看
技术资料 systemverilog+数字系统设计 Digital System Design with SystemVerilog
国外system verilog的教材，从最基础的数字电路讲起，覆盖system verilog的各个方面
VHDL/FPGA/Verilog 2004 SNUG of systemverilog
2004 SNUG of systemverilog
经验分享 SystemVerilog Assertion简介
SystemVerilog Assertion简介
技术资料 Systemverilog2
SystemVerilog近两年得到了长足的发展。 一方面，EDA三大家都纷纷推出了自己的工具来支持，同时也在验证方法学上提出了很好的解决方案。 Cadence 和MentorGraphics 两家共同推出了OVM验证方法，Synopsys也推出了VMM的验证方法。在这三大家的推动下，验证和设计有统一到systemverilog的趋势。 ...
技术资料 SystemVerilog语言简介
系统级验证与设计必备语言，涵盖语法、断言及测试平台构建，可直接用于生产环境的模块开发与验证流程。适合从事芯片验证和RTL设计的工程师快速上手。