搜索结果
找到约 65 项符合
systemverilog 的查询结果
按分类筛选
书籍 sverilog书籍
SystemVerilog与功能验证，讲述sv的基本使用方法
技术资料 FIFO的SV源代码
用systemverilog编写的一个简单的FIFO代码
其他 amba3 sva 完全验证的代码
amba3 sva 完全验证的代码，有verilog的和systemverilog的
VHDL/FPGA/Verilog HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptiv
HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline.
HSSDRC IP core and IP core testbench has been written on SystemVerilog and has been tested in Modelsim.
HSSDRC IP core is licensed under MIT License
教程资料 System Verilog及 hdl高级设计技巧
PPT是和视频教程配套的，视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了systemverilog从文档到仿真，上板测试的整个流程，可能对有些朋友有帮助
可编程逻辑 System Verilog及 hdl高级设计技巧
PPT是和视频教程配套的，视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了systemverilog从文档到仿真，上板测试的整个流程，可能对有些朋友有帮助
技术资料 system verilog教程
基于SystemVerilog，这一先进的硬件描述语言，专为复杂IC验证场景设计。它采用最新的验证技术架构，支持高级约束和覆盖驱动的验证方法，极大提升了验证效率和质量。无论是初学者还是经验丰富的工程师，都能从中获得宝贵的技术洞见。 ...
技术资料 基于System Verilog的验证平台建模技术
摘要：验证平台建模的困难在于如何减少设计与验证之间的时序竞争风险，实现验证平台的复用和验证过程中的自动监测。SystemVerilog突破了验证平台建模的传统局限，能够极大地提高芯片测试的效率，并降低设计风险。介绍了Sys-temVerilog在进行同步FIFO验证平台建模时所采用的面向对象思想、多线程、接口、邮箱、时钟块等新技 ...