搜索结果

找到约 8,501 项符合 system verilog 的查询结果
相关度 上传时间 下载量 查看数
共 8,501 条结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog ｖｅｒｉｌｏｇ實現算術運算後利用7段顯示器將結果輸出

ｖｅｒｉｌｏｇ實現算術運算後利用7段顯示器將結果輸出
https://www.eeworm.com/dl/663/335396.html
下载: 151
查看: 1063

VHDL/FPGA/Verilog 这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法

这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法
https://www.eeworm.com/dl/663/337197.html
下载: 90
查看: 1090

VHDL/FPGA/Verilog 基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图

基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图，已下载实现
https://www.eeworm.com/dl/663/341853.html
下载: 104
查看: 1342

VHDL/FPGA/Verilog 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
https://www.eeworm.com/dl/663/342528.html
下载: 114
查看: 1154

VHDL/FPGA/Verilog 这是一篇介绍用verilog语言实现viterbi译码和rake接收机的文章

这是一篇介绍用verilog语言实现viterbi译码和rake接收机的文章，实用性很强的，在这里也感谢这篇文章的作着
https://www.eeworm.com/dl/663/344237.html
下载: 187
查看: 1098

VHDL/FPGA/Verilog alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输

alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。
https://www.eeworm.com/dl/663/351812.html
下载: 56
查看: 1131

VHDL/FPGA/Verilog 实现十字路口简单交通灯的verilog hdl源代码,可以实现

实现十字路口简单交通灯的verilog hdl源代码,可以实现
https://www.eeworm.com/dl/663/354097.html
下载: 127
查看: 1135

VHDL/FPGA/Verilog 适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.

适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.
https://www.eeworm.com/dl/663/364617.html
下载: 179
查看: 1063

嵌入式/单片机编程 关于通信原理课程设计中HDB3编解码的一个VERILOG源代码

关于通信原理课程设计中HDB3编解码的一个VERILOG源代码
https://www.eeworm.com/dl/647/366998.html
下载: 95
查看: 1103

VHDL/FPGA/Verilog verilog实践 11wolf 3.22 跑马灯,一秒钟移位一次

verilog实践 11wolf 3.22 跑马灯,一秒钟移位一次
https://www.eeworm.com/dl/663/388155.html
下载: 121
查看: 1043