搜索结果
找到约 8,501 项符合
system verilog 的查询结果
按分类筛选
- 全部分类
- 技术资料 (2902)
- VHDL/FPGA/Verilog (1542)
- 其他书籍 (284)
- 其他 (255)
- 学术论文 (186)
- 教程资料 (149)
- 单片机编程 (148)
- 嵌入式/单片机编程 (142)
- 单片机开发 (128)
- 其他嵌入式/单片机内容 (128)
- 书籍 (125)
- matlab例程 (112)
- Java编程 (111)
- 可编程逻辑 (110)
- Linux/Unix编程 (104)
- 系统设计方案 (93)
- 通讯/手机编程 (80)
- 软件设计/软件工程 (79)
- 电子书籍 (77)
- 微处理器开发 (65)
- 文章/文档 (61)
- VIP专区 (61)
- 通讯编程文档 (52)
- 源码 (50)
- 书籍源码 (49)
- 软件工程 (47)
- 加密解密 (44)
- 操作系统开发 (44)
- 汇编语言 (44)
- VHDL/Verilog/EDA源码 (39)
- 串口编程 (39)
- 文件格式 (35)
- 行业发展研究 (33)
- 技术书籍 (31)
- VC书籍 (28)
- 编译器/解释器 (26)
- 网络 (26)
- 其他数据库 (26)
- 人工智能/神经网络 (26)
- 驱动编程 (25)
- Internet/网络编程 (25)
- 压缩解压 (24)
- *行业应用 (24)
- 嵌入式Linux (24)
- Delphi控件源码 (24)
- SQL Server (24)
- 模拟电子 (23)
- 无线通信 (22)
- 数学计算 (22)
- 技术管理 (22)
- DSP编程 (19)
- 数据库系统 (19)
- USB编程 (19)
- 电源技术 (18)
- 企业管理 (18)
- 其他行业 (18)
- 中间件编程 (18)
- Jsp/Servlet (18)
- 嵌入式综合 (17)
- 技术教程 (16)
- 教程资料 (16)
- VxWorks (16)
- 数值算法/人工智能 (15)
- JavaScript (14)
- 教程 (13)
- Java书籍 (12)
- Windows CE (11)
- 教育系统应用 (10)
- uCOS (10)
- 并行计算 (10)
- 开发工具 (9)
- 金融证券系统 (9)
- 医药行业 (9)
- GPS编程 (9)
- 精品软件 (9)
- 软件 (8)
- 工控技术 (8)
- 游戏 (8)
- Applet (8)
- 数据结构 (8)
- MySQL数据库 (8)
- RFID编程 (8)
- 3G开发 (8)
- 资料/手册 (7)
- ARM (7)
- 通信网络 (7)
- 多国语言处理 (7)
- 酒店行业 (7)
- 接口技术 (6)
- 实用工具 (6)
- SCSI/ASPI (6)
- 家庭/个人应用 (6)
- 邮电通讯系统 (6)
- 其他文档 (5)
- EDA相关 (5)
- 教程资料 (5)
- allegro (5)
- J2ME (5)
- 百货/超市行业 (5)
- Symbian (5)
其他 基于I2C 的语音采集与播放 Verilog HDL源代码
基于I2C 的语音采集与播放 Verilog HDL源代码
VHDL/FPGA/Verilog VerilogHDL高级数字设计书中源代码适合学习verilog编程者学习
VerilogHDL高级数字设计书中源代码适合学习verilog编程者学习
VHDL/FPGA/Verilog 实现4倍抽取的CIC抽取滤波器模块的Verilog实现
实现4倍抽取的CIC抽取滤波器模块的Verilog实现,在对数据进行抽取之前,首先进行滤波
VHDL/FPGA/Verilog 用verilog HDL产生正弦阶梯波。加da即可输出正弦波
用verilog HDL产生正弦阶梯波。加da即可输出正弦波
VHDL/FPGA/Verilog 本代码使用verilog编写了CORDIC数字计算机的设计
本代码使用verilog编写了CORDIC数字计算机的设计
VHDL/FPGA/Verilog <Verilog HDL 语言编程》 RS(204,188)译码器的设计
<Verilog HDL 语言编程》
RS(204,188)译码器的设计
VHDL/FPGA/Verilog FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用
FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用,验证通过,工程环境为Altera Quartus II
VHDL/FPGA/Verilog dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.
dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.
VHDL/FPGA/Verilog dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过.
dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过.
VHDL/FPGA/Verilog 用verilog语言编写的4位算术逻辑单元ALU,功能参考74181
用verilog语言编写的4位算术逻辑单元ALU,功能参考74181,包含.v文件以及测试用.vwf文件