搜索：quartus - 虫虫下载站

VHDL/FPGA/Verilog 我用VHDL写的正弦

我用VHDL写的正弦，用FPGA内部ROM，有仿真testbench,在quartus里可以运行。在板子里已经验证

https://www.eeworm.com/dl/663/353400.html

下载: 68

查看: 1127

VHDL 正弦

VHDL/FPGA/Verilog 24小时时钟设计程序

24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。

https://www.eeworm.com/dl/663/452540.html

下载: 194

查看: 1076

时钟设计程序

技术资料  《HELLO FPGA》系列书籍之项软件工具篇

该篇详细介绍了Quartus II、ModelSim、SignalTap II软件的使用，为进一步学习fpga奠定了基础。

https://www.eeworm.com/dl/861529.html

下载: 10

查看: 8788

FPGA 软件工具

技术资料  verilog写SPI

8位的串行外设接口，用状态机的方法编写的verilog代码，适合在QUARTUS等平台中使用

https://www.eeworm.com/dl/873746.html

下载: 2

查看: 9293

verilog

技术资料  verilog实现d触发器

带异步清0、异步置1 的D 触发器实现，工程均已建好，可以直接在quartus2中运行

https://www.eeworm.com/dl/985956.html

下载: 6

查看: 3804

verilog 实现触发器

VHDL/FPGA/Verilog 一个简单的多种信号的发生器包括正玄

一个简单的多种信号的发生器包括正玄，锯齿，阶梯等，使用时用quartus 4.0以上版本打开

https://www.eeworm.com/dl/663/152166.html

下载: 139

查看: 1112

信号发生器正

VHDL/FPGA/Verilog alter控制VGA输出VHDL源代码使用方法： 1.拷贝到硬盘

alter控制VGA输出VHDL源代码使用方法： 1.拷贝到硬盘，用Quartus中新建工程，添加文件即可。

https://www.eeworm.com/dl/663/282829.html

下载: 184

查看: 1051

alter VHDL VGA 控制

VHDL/FPGA/Verilog 用matlab产生mif文件。(Altera的EDA软件

用matlab产生mif文件。(Altera的EDA软件，如maxplus，quartus等用到的初始化rom，ram等的文件格式)

https://www.eeworm.com/dl/663/442600.html

下载: 87

查看: 1048

matlab Altera EDA mif

技术资料  II中文用户教程

：quartus II中文用户教程(英文版的完全翻译）,和一切爱好可编程器件的同仁共勉之

https://www.eeworm.com/dl/931260.html

下载: 2

查看: 1407

教程

技术资料  ahb_sdr

基于 AHB 总线的 AHB_SDR 模块，可在 Quartus 中成功编译，适用于嵌入式系统设计与总线接口开发。

https://www.eeworm.com/dl/1001750.html

下载: 3

查看: 49

AHB总线 Quartus SDR模块嵌入式系统

搜索结果

按分类筛选