搜索：ddr - 虫虫下载站

技术资料  DDR3 H5TQ4G4

本资源提供了4Gb DDR3 SDRAM H5TQ4G43AFR、H5TQ4G83AFR及H5TQ4G63ARF型号的详细技术资料，包括但不限于数据手册、应用指南等。这些文档对于从事高速存储器设计与开发工作的工程师来说是不可或缺的宝贵参考资料，能够帮助您深入了解DDR3 SDRAM的工作原理及其在实际项目中的最佳实践。无论是进行PCB布局还是优化系统性能，这 ...

https://www.eeworm.com/dl/990480.html

下载: 2

查看: 74

技术资料  OMAP-L138 LCDK DDR2测试源码

想要在OMAP-L138平台上快速验证DDR2内存性能？本资源提供经过LCDK开发板实测的测试源码，可直接用于硬件调试与系统稳定性分析。

https://www.eeworm.com/dl/999861.html

下载: 1

查看: 39

OMAP-L138 LCDK DDR2 内存测试

其他书籍  New_DDR333_product_guide_June12手册.rar New_DDR333_product_guide_June12手册.rar

New_DDR333_product_guide_June12手册.rar New_DDR333_product_guide_June12手册.rar

https://www.eeworm.com/dl/542/203599.html

下载: 150

查看: 1042

product_guide_June New_DDR 333

学术论文  用Xilinx_FPGA实现DDR_SDRAM控制器

·摘要：&nbsp; DDB SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成与DSP、FPGA之间的通信.由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDRSDRAM控制器.该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术.&nbsp; ...

https://www.eeworm.com/dl/514/15078.html

下载: 28

查看: 1076

Xilinx_FPGA DDR_SDRAM 控制器

教程资料  XAPP806 -决定DDR反馈时钟的最佳DCM相移

This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microproces ...

https://www.eeworm.com/dl/fpga/doc/32600.html

下载: 125

查看: 1130

XAPP 806 DDR DCM

可编程逻辑  XAPP806 -决定DDR反馈时钟的最佳DCM相移

This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microproces ...

https://www.eeworm.com/dl/kbcluoji/40078.html

下载: 52

查看: 1062

XAPP 806 DDR DCM

VHDL/FPGA/Verilog DDR sdram 包含的完整的源码,仿真的相关文件

DDR sdram 包含的完整的源码,仿真的相关文件

https://www.eeworm.com/dl/663/224721.html

下载: 116

查看: 1064

sdram DDR 源码仿真

VHDL/FPGA/Verilog DDR（双速率）SDRAM控制器参考设计verilog代码

DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的

https://www.eeworm.com/dl/663/359197.html

下载: 122

查看: 1091

verilog SDRAM DDR 双速

VHDL/FPGA/Verilog 利用fpga读写ddr的源代码实测可以使用

利用fpga读写ddr的源代码实测可以使用

https://www.eeworm.com/dl/663/403928.html

下载: 89

查看: 1272

fpga ddr 读写源代码

软件设计/软件工程  Data Sheet 512Mb D-die DDR SDRAM Specification

Data Sheet 512Mb D-die DDR SDRAM Specification

https://www.eeworm.com/dl/684/417883.html

下载: 193

查看: 1060

Specification D-die Sheet SDRAM

搜索结果

按分类筛选