搜索：Verilog HDL - 虫虫下载站

EDA相关  微电子工程师1.0

用户可以用这个软件定制一些常见的Verilog源代码。支持Verilog源代码的自动生成

https://www.eeworm.com/dl/543/10882.html

下载: 156

查看: 1101

1.0 微电子工程师

技术资料  systemverilog+数字系统设计 Digital System Design with SystemVerilog

国外system verilog的教材，从最基础的数字电路讲起，覆盖system verilog的各个方面

https://www.eeworm.com/dl/840683.html

下载: 12

查看: 548

verilog 数字系统设计

技术资料  微电子工程师1.0

用户可以用这个软件定制一些常见的Verilog源代码。支持Verilog源代码的自动生成

https://www.eeworm.com/dl/904469.html

下载: 10

查看: 9681

微电子工程师

技术资料  testbench简单教程

verilog的testbech写法教程

https://www.eeworm.com/dl/884654.html

下载: 9

查看: 8799

testbench 教程

技术资料  DES RTL code

DES source RTL verilog code

https://www.eeworm.com/dl/964983.html

下载: 2

查看: 233

code

VHDL/FPGA/Verilog 课程设计要求设计并用FPGA实现一个数字频率计

课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下：测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形：方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管编程语言：Verilog HDL / VHDL ...

https://www.eeworm.com/dl/663/129675.html

下载: 189

查看: 1145

FPGA 数字频率计

系统设计方案  本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案

本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案，对MAC的功能进行了逻辑划分。据此可以用Verilog HDL或VHDL来加以描述，并进一步用FPCA或ASIC来加以实现，也可做成以太网MAC核.

https://www.eeworm.com/dl/678/301520.html

下载: 184

查看: 1071

MAC 以太网介质访问控制

技术资料  一种用于浮点DSP的流水线结构DMA设计

·&nbsp;摘要：&nbsp; 本文提出了一种用于32位浮点DSP处理器的改进型DMA结构.采用两级数据流水线结构,外设与内部存储器的数据传输速率比原来提高了一倍.使用verilog HDL语言对其进行编码和仿真,仿真结果表明工作频率达到250MHz以上,满足设计要求.&nbsp;&nbsp; ...

https://www.eeworm.com/dl/932221.html

下载: 10

查看: 8477

浮点

技术资料  基于FPGA数据采集

对于数字视频的采集基于FPGA的HDL语言编写的数字采集，数字的存储

https://www.eeworm.com/dl/983085.html

下载: 5

查看: 2906

FPGA 数据采集

技术资料  Matlab_simulink在FPGA设计中的应用

matlab与FPGA结合使用利用SIMULINK构建模块转换成HDL文件在FPGA中使用

https://www.eeworm.com/dl/927642.html

下载: 6

查看: 2614

Matlab_simulink FPGA 设计

搜索结果

按分类筛选