搜索：Verilog HDL - 虫虫下载站

技术资料  该程序包是SD卡_MMC卡控制器SDC的verilog语言包

该程序包是SD卡_MMC卡控制器SDC的verilog语言包

https://www.eeworm.com/dl/894292.html

下载: 7

查看: 5070

sd卡 verilog

技术资料  The Verilog Hardware Description Language, 5th Ed

·The Verilog Hardware Description Language, 5th Ed

https://www.eeworm.com/dl/950254.html

下载: 3

查看: 7583

技术资料  VHDL语言详解.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言详解.pdf

https://www.eeworm.com/dl/878467.html

下载: 1

查看: 7794

VHDL 详解

技术资料  VHDL training.rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL training.rar

https://www.eeworm.com/dl/946854.html

下载: 2

查看: 1675

training VHDL

VHDL/FPGA/Verilog 这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序

这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言

https://www.eeworm.com/dl/663/326319.html

下载: 94

查看: 1121

CPLD MAX 245 USB

VHDL/FPGA/Verilog HDLC控制接收数据开始标志7E和去零模块

HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写

https://www.eeworm.com/dl/663/333991.html

下载: 71

查看: 1077

HDLC 控制接收数据

VHDL/FPGA/Verilog 本例是关于卷积码的一个简单算法

本例是关于卷积码的一个简单算法，用verilog HDL语言编写，整个文档包括了产生卷积的整个工程。

https://www.eeworm.com/dl/663/458156.html

下载: 125

查看: 1083

卷积码算法

技术资料  VHDL 程序设计.PDF

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 程序设计.PDF

https://www.eeworm.com/dl/877957.html

下载: 1

查看: 3945

VHDL 程序设计

技术资料  vhdl实现uart.rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->vhdl实现uart.rar

https://www.eeworm.com/dl/880181.html

下载: 5

查看: 8173

vhdl uart

技术资料  VHDL编程与仿真.rar

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL编程与仿真.rar

https://www.eeworm.com/dl/943442.html

下载: 6

查看: 8947

VHDL 编程

搜索结果

按分类筛选