搜索：Verilog HDL - 虫虫下载站

VHDL/FPGA/Verilog dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过.

dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过.

https://www.eeworm.com/dl/663/344454.html

下载: 77

查看: 1095

其他  A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation

A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation results. A co-design example of C and Verilog.

https://www.eeworm.com/dl/534/353390.html

下载: 77

查看: 1112

simulation Verilog writing clock

VHDL/FPGA/Verilog verilog写的数字频率计的控制模块,对程序进行控制

verilog写的数字频率计的控制模块,对程序进行控制

https://www.eeworm.com/dl/663/361328.html

下载: 157

查看: 1077

verilog 数字频率计控制模块控制

VHDL/FPGA/Verilog 是用verilog写得加法器以及计数器里面有测试文件（testbench）

是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下

https://www.eeworm.com/dl/663/389577.html

下载: 48

查看: 1825

testbench verilog 加法器计数器

VHDL/FPGA/Verilog 用Verilog语言在FPGA内实现一256个采样点的正弦波

用Verilog语言在FPGA内实现一256个采样点的正弦波，已尝试，挺好用的~~~

https://www.eeworm.com/dl/663/416249.html

下载: 135

查看: 1411

Verilog FPGA 256 语言

VHDL/FPGA/Verilog 完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档

完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档

https://www.eeworm.com/dl/663/440192.html

下载: 85

查看: 1120

VERILOG USB 2.0 IP核

单片机开发  Abstract七段显示器在DE2可当成Verilog的console

Abstract七段显示器在DE2可当成Verilog的console，做为16进位的输出结果。Introduction使用环境：Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)简单的使用switch当成2进位输入，并用8位数的七段显示器显示16进位的结果。

https://www.eeworm.com/dl/648/448054.html

下载: 106

查看: 1072

Abstract Verilog console DE2

VHDL/FPGA/Verilog 王金明verilog书中第十章的例子适合初学者

王金明verilog书中第十章的例子适合初学者

https://www.eeworm.com/dl/663/450192.html

下载: 117

查看: 1096

verilog 初学者

微处理器开发  verilog语言实现的基于MIPS体系结构的微处理器程序

verilog语言实现的基于MIPS体系结构的微处理器程序，一个时钟周期执行一条指令。

https://www.eeworm.com/dl/655/450533.html

下载: 103

查看: 1229

verilog MIPS 语言微处理器

VHDL/FPGA/Verilog 这个是用verilog语言编写的基于FPGA的交通灯控制器

这个是用verilog语言编写的基于FPGA的交通灯控制器，分别控制四个方向上的交通灯的通断

https://www.eeworm.com/dl/663/452028.html

下载: 91

查看: 1121

verilog FPGA 语言编写

搜索结果

按分类筛选