搜索结果

找到约 4,703 项符合 Verilog 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
https://www.eeworm.com/dl/663/147618.html
下载: 135
查看: 2151

VHDL/FPGA/Verilog 我收藏的北京大学的verilog的PPT,希望对大家有用,这是1-9章,随后上传剩下的

我收藏的北京大学的verilog的PPT,希望对大家有用,这是1-9章,随后上传剩下的
https://www.eeworm.com/dl/663/184861.html
下载: 192
查看: 1110

VHDL/FPGA/Verilog 曼码解码的Verilog代码.可以多平台运行,此是第一部分,共四部分.

曼码解码的Verilog代码.可以多平台运行,此是第一部分,共四部分.
https://www.eeworm.com/dl/663/186035.html
下载: 179
查看: 1116

VHDL/FPGA/Verilog 用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真

用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真
https://www.eeworm.com/dl/663/218584.html
下载: 22
查看: 1180

其他嵌入式/单片机内容 采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!

采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
https://www.eeworm.com/dl/687/273602.html
下载: 91
查看: 1115

VHDL/FPGA/Verilog 异步复位同步释放的复位信号处理逻辑代码.Verilog编写!很好用.在EP1C6Q240上调试成功.

异步复位同步释放的复位信号处理逻辑代码.Verilog编写!很好用.在EP1C6Q240上调试成功.
https://www.eeworm.com/dl/663/303288.html
下载: 199
查看: 1650

VHDL/FPGA/Verilog 离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。

离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。
https://www.eeworm.com/dl/663/344120.html
下载: 181
查看: 1099

VHDL/FPGA/Verilog 本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
https://www.eeworm.com/dl/663/372457.html
下载: 183
查看: 1119

其他书籍 代码风格有两层含义:其一是Verilog的代码书写习惯;另一个则是对于一特定电路

代码风格有两层含义:其一是Verilog的代码书写习惯;另一个则是对于一特定电路,用哪一种形式的语言描述,才能将电路描述得更准确,综合以后产生的电路更为合理
https://www.eeworm.com/dl/542/387084.html
下载: 21
查看: 1087

VHDL/FPGA/Verilog IIC 接口EEPROM 存取实验(verilog实现) 按动开发板键盘某个键 CPLD 将拨码开关的数据写入EEPROM 的某个地址

IIC 接口EEPROM 存取实验(verilog实现) 按动开发板键盘某个键 CPLD 将拨码开关的数据写入EEPROM 的某个地址,按动另 外一个键,将刚写入的数据读回CPLD,并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。
https://www.eeworm.com/dl/663/428666.html
下载: 20
查看: 1130