用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真 - 免费下载
VHDL/FPGA/Verilog资源
文件大小：6 K
📂 共 1 个源码文件 点击文件名可在线查看源代码
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。