搜索结果

找到约 4,703 项符合 Verilog 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 用VERILOG写的8位十进制频率计 注释非常清晰 有助菜鸟学习

用VERILOG写的8位十进制频率计 注释非常清晰 有助菜鸟学习
https://www.eeworm.com/dl/663/464425.html
下载: 126
查看: 1103

VHDL/Verilog/EDA源码 十六进制转十进制程序,采用verilog语言编写,cycloneiii上测试可用

十六进制转十进制程序,采用verilog语言编写,cyclongiii上测试可用
https://www.eeworm.com/dl/512498.html
下载: 2
查看: 169

技术资料 IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module

IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri    #(      parameter   SLAVE_ADDR = 7'b1010000   ,  //EEPROM从机地址      parameter   CLK_FREQ   = 26'd50_000_000, //模块输入的时钟频率 ...
https://www.eeworm.com/dl/745257.html
下载: 8
查看: 8051

技术资料 Verilog HDL数字集成电路设计原理与应用 第2版 297页

高清电子书-Verilog HDL数字集成电路设计原理与应用 第2版
https://www.eeworm.com/dl/828866.html
下载: 9
查看: 7499

技术资料 Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码

Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控//制器,10个bit是1位起始位,8个数据位,1个结束//位。串口的波特律 ...
https://www.eeworm.com/dl/829839.html
下载: 7
查看: 6502

技术资料 基于verilog语言的六路抢答器设计代码,编译环境为quartus9.0,

基于verilog语言的六路抢答器设计代码,编译环境为quartus9.0,
https://www.eeworm.com/dl/857603.html
下载: 10
查看: 1711

技术资料 黑金FPGA开发板的AD_DA模块verilog代码以及相关的原理图

黑金FPGA开发板的AD_DA模块verilog代码以及相关的原理图,想学FPGA的初学者可以下载下来看看哦,资源不错
https://www.eeworm.com/dl/861915.html
下载: 8
查看: 5096

技术资料 Verilog HDL: A Guide to Digital Design and

·Verilog HDL: A Guide to Digital Design and  
https://www.eeworm.com/dl/883238.html
下载: 9
查看: 1081

技术资料 altera cyclone 2c35开发板,测试usb通用串行总线,verilog编写的

altera cyclone 2c35开发板,测试usb通用串行总线,verilog编写的
https://www.eeworm.com/dl/894148.html
下载: 2
查看: 2391

技术资料 该程序包是SD卡_MMC卡控制器SDC的verilog语言包

该程序包是SD卡_MMC卡控制器SDC的verilog语言包
https://www.eeworm.com/dl/894292.html
下载: 7
查看: 5070