搜索：Pll - 虫虫下载站

中间件编程  pll 的64倍频锁相环技术用实现倍频从而达到对频率的分频

pll 的64倍频锁相环技术用实现倍频从而达到对频率的分频

https://www.eeworm.com/dl/682/387095.html

下载: 20

查看: 1189

pll 倍频锁相环技术分频

技术资料  循环过滤器配置为MAX3670低抖动PLL频率参考时钟发生器

Abstract: The MAX3670 low-jitter clock generator is a monolithic phase-locked loop (PLL) that uses a

https://www.eeworm.com/dl/916324.html

下载: 4

查看: 8312

3670

系统设计方案  这个是讲pll的具体用法的,一般在fpga设计中都会用到他,这个是lattice的xp2的pll的介绍,不过,fpga 都是相通的其他两家也差不多

这个是讲pll的具体用法的,一般在fpga设计中都会用到他,这个是lattice的xp2的pll的介绍,不过,fpga 都是相通的其他两家也差不多

https://www.eeworm.com/dl/678/251567.html

下载: 180

查看: 1097

fpga pll lattice xp2

VHDL/FPGA/Verilog 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

https://www.eeworm.com/dl/663/132718.html

下载: 59

查看: 1280

vhd testbench pllTB VHDL

通讯/手机编程  PLL的原理实验以及数据分析,分析的很好打的四眼数据下来看看吧

PLL的原理实验以及数据分析,分析的很好打的四眼数据下来看看吧

https://www.eeworm.com/dl/527/453809.html

下载: 33

查看: 1053

PLL 实验分数据分析

电子书籍  图解锁相环(PLL)电路设计与应用远坂 295页 25.2M 清晰书签版.pdf

锁相技术相关专辑 38册 209M图解锁相环(PLL)电路设计与应用远坂 295页 25.2M 清晰书签版.pdf

https://www.eeworm.com/dl/503099.html

下载: 22

查看: 20016

技术资料  在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序

在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序，适合感兴趣的人学习参考

https://www.eeworm.com/dl/832953.html

下载: 8

查看: 5980

fpga spi 总线

其他  LPC23xx系列ARM时钟源的选择、PLL的设置步骤以及注意事项等。PPT做的非常出色。

LPC23xx系列ARM时钟源的选择、PLL的设置步骤以及注意事项等。PPT做的非常出色。

https://www.eeworm.com/dl/534/368069.html

下载: 54

查看: 1059

LPC ARM PLL

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...

https://www.eeworm.com/dl/663/137276.html

下载: 122

查看: 1146

PLL 数字锁相环接收数字

VHDL/FPGA/Verilog 驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级

驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级

https://www.eeworm.com/dl/663/392388.html

下载: 32

查看: 1076

DDS PLL NCO 驱动

搜索结果

按分类筛选