搜索结果
找到约 3,902 项符合
EDA-Verilog 的查询结果
串口编程 采用verilog编写的串口通信程序
采用verilog编写的串口通信程序，采用了状态机设计！程序简单，消耗资源少
VHDL/FPGA/Verilog 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块
此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现.
将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现
VHDL/FPGA/Verilog 采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理
采用Verilog HDL设计,在掌宇智能开发板上得到实现
根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路
VHDL/FPGA/Verilog 采用Verilog HDL设计
采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现
选取6MHz为基准频率，演奏的是梁祝乐曲
其他 Verilog编写的M序列发生器
Verilog编写的M序列发生器，希望能对大家带来帮助。
其他书籍 Verilog的学习资料
Verilog的学习资料，可编程器件fpga的开发语言，有重点介绍Verilog的关键语法
其他 verilog 实现的jtag ip模块 包括了测试程序
verilog 实现的jtag ip模块
包括了测试程序
微处理器开发 Use the verilog language write a MIPS CPU code, and have additional instruction, for example: select
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: selection sort instruction.
The code has contain combination circuit and sequenial circuit.
CPU have contain ALU, ADD, ALU_CONTROL, DATA_MEMORY, INST_MEMORY, REGISTER, PC, and TESTBRANCH.
VHDL/FPGA/Verilog PLD与8051接口的参考设计 Xilinx提供的verilog源代码
PLD与8051接口的参考设计 Xilinx提供的verilog源代码
其他嵌入式/单片机内容 以太网10/100M IP核Verilog源码
以太网10/100M IP核Verilog源码，可综合。