搜索结果
找到约 77 项符合
1MHz 的查询结果
按分类筛选
其他 LabView 虚拟仪器的频率采集模块
LabView 虚拟仪器的频率采集模块，接上硬件就可工作。低频下的 <1MHz
技术资料 使用verilog实现全数字16QAM调制器实验
使用verilog实现全数字16QAM调制器，载波频率1MHZ，数据比特流的速率为100Kbps
技术资料 压电换能器电阻抗匹配电路分析
功率超声波换能器与功率放大器之间的匹配说明；举例说明了1Mhz 2.5MHZ 5MHZ 10MHz的匹配方法。
VHDL/FPGA/Verilog 频率计VHDL编程。设计一个4位数字显示的十进制频率计
频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)；
当输入信号的频率大于相应量程时，有溢出显示。 ...
书籍源码 这个实验使用ATmega48单片机
这个实验使用ATmega48单片机，这段代码通过“送数”与“延时”的交替，实现了端口
上LED的“轮流闪烁”效果。
//硬件环境：ATmeg48 单片机，CPU时钟1MHz
//软件环境：ICC AVR6.3以上
单片机开发 最高实时取样率2M点/秒
最高实时取样率2M点/秒，精度8Bit
取样缓冲器深度：256字节
模拟频带宽度 0 - 1MHz
垂直灵敏度100mV/Div - 5V/Div (按1-2-5 方式递进)
技术资料 lc压控
采用LC器件设计并制作电压控制振荡器：
（1）振荡器输出为正弦波，波形无明显失真。
（2）输出频率范围：15-25MHz。
（3）输出频率稳定度：优于0.001。
（4）可实现频率步进，步进间隔为1MHz±500kHz。
VHDL/FPGA/Verilog 实现开漏输出的并口
实现开漏输出的并口，支持3.3V或5V，支持FPGA 的PS 配置功能。8位配置数据
自动移位输出，输入时钟24MHz，产生1MHz配置时钟。8位CPU数据总线接口，
11位地址总线。支持IO 的置位清除功能。
技术资料 基于模块化结构的通用DSP数据采集处理系统设计
·摘要： 介绍了一种通用DSP数据采集处理系统,该系统分为两个模块,由DSP板和ADDA板组成,采用类似PC104的总线结构和扩展接插件,具有双通道1MHz的数据采集和回放功能.
VHDL/FPGA/Verilog 控制模块是频率计的核心所在,具有如下所述功能： 对输入数据判断并输出档位信号； ——10KHZ最高位为1010
控制模块是频率计的核心所在,具有如下所述功能：
对输入数据判断并输出档位信号；
——10KHZ最高位为1010，换高档，最低位为0000，小数点不亮，表无信号；
——100KHZ最高位为1010，换高档，最高位为0000，换低档测试；
——1MHZ、10MHZ同100KHZ测试档。
针对不同的档位输出不同的时基信号；
——100ms时基信号，用于10KHZ ...