搜索：1Hz
找到约 120 项符合「1Hz」的查询结果
结果 120
按分类筛选
https://www.eeworm.com/dl/648/307072.html
单片机开发
简易数字频率计题解.（ 1997年 B 题 ） 编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一）任务 设计并制作一台数字显示的简易频率计。 （二）要求 1.基本要求
简易数字频率计题解.（ 1997年 B 题 ）
编写与讲解人:田良(东南大学无线电系,2003年3月12日)
一）任务
设计并制作一台数字显示的简易频率计。
（二）要求
1.基本要求
(1)频率测量
a.测量范围 信号：方波、正弦波
幅度：0.5V～5V[注]
频率：1Hz～1MHz
b.测试误差≤0.1％
(2)周期测量
a.测量范围 ...
https://www.eeworm.com/dl/502/27472.html
单片机编程
基于C8051F020的等精度测量频率
基于C8051F020，通过12864进行显示的等精度频率测量，测量范围为1HZ~1MHZ。 C8051F020与MCU-51的也没多大的区别，个人感觉最大的区别主要还是管脚配置和晶振，像C8051F020增加的一些AD,DA，一般都不怎么用的。只是个人感觉，作为初学者，我也只能有这么个感受了，呵呵。程序经过调试，原理图也正确。 ...
https://www.eeworm.com/dl/644/404886.html
汇编语言
函数信号发生器 本系统能够产生正弦波、方波、三角波。同时还可以作为频率计测频率。函数信号的产生由MAX038和外围电路完成
函数信号发生器 本系统能够产生正弦波、方波、三角波。同时还可以作为频率计测频率。函数信号的产生由MAX038和外围电路完成，能产生1Hz—20MHz的波形。波形选择由单片机完成。输出或输入频率经74HC390分频后，由单片机完成自动频率检测显示。
关键词：波形产生器、频率计、MAX038、74HC390、AT89S51。 ...
https://www.eeworm.com/dl/663/202266.html
VHDL/FPGA/Verilog
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级 ...
https://www.eeworm.com/dl/663/219674.html
VHDL/FPGA/Verilog
本代码介绍了使用VHDL开发FPGA的一般流程
本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成 ...
https://www.eeworm.com/dl/648/334766.html
单片机开发
低频频率计 实例目的：学习定时器、计数器、中断应用 说明：选用24MHz的晶体
低频频率计
实例目的：学习定时器、计数器、中断应用
说明：选用24MHz的晶体，主频可达2MHz。用T1产生100us的时标，T0作信号脉冲计数器。假设晶体频率没有误差，而且稳定不变（实际上可达万分之一）；被测信号是周期性矩形波（正负脉冲宽度都不能小于0.5us），频率小于1MHz，大于1Hz。要求测量时标1S， ...
https://www.eeworm.com/dl/648/393058.html
单片机开发
利用人工合成数据进行了仿真实验
利用人工合成数据进行了仿真实验，因为仿真时真实情况是可知的，便于考察算法的性能。这个仿真只为验证数据关联效果而设计，故方便起见，设载体航行轨迹为直线，从(1m,40m)位置处出发，速度为1m/s，运行时间为100s。载体所携带的传感器的视野呈半圆形，量程为25m，载体姿态预测和测量更新的频率均为1Hz ...
https://www.eeworm.com/dl/663/442040.html
VHDL/FPGA/Verilog
用4位十进制计数器对用户输入时钟信号进行计数
用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。
频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为带清0及计数允许的十进制计数器；reg4b为四位 ...
https://www.eeworm.com/dl/861056.html
技术资料
数字电子时钟电路图设计原理
石英晶体振荡器和六级十分频器组成标准秒发生电路。其中“非”门用作整形以进一步改善输出波形。利用二-十计数器的第四级触发器Q3端输出脉冲频率 是计数脉冲的1/10，构造一级十分频器。如果石英晶体振荡器的震荡频率为1MHz，则经六级十分频后，输出脉冲的频率为1Hz，即周期为1s，即标准秒 脉冲。 ...
https://www.eeworm.com/dl/947720.html
技术资料
基于FPGA的标准正弦波信号源设计
摘要:该文介绍一种利用频率合成波形发生技术、 通过单片机结合 FPG A器件设计的两路相位差可
调的程控低频正弦波信号发生器 ,输出正弦波频率分辨率 0. 1Hz ,两路相位差分辨率 0. 1° ,输出波
形失真小、 频率精度高、 稳定性好 ,该电路设计新颖、 集成度高 ,可作为基准信号源模块用于电能表
校验等高精 ...