搜索：集成模块设计

VHDL/FPGA/Verilog 简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态

简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态

https://www.eeworm.com/dl/663/129419.html

下载: 91

查看: 1088

VHDL/FPGA/Verilog 乘法器是硬件设计中的很常见也很重要的一个模块

乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值 ...

https://www.eeworm.com/dl/663/130064.html

下载: 181

查看: 1068

电子书籍  这是涉及的集成运算放大器分析与设计

这是涉及的集成运算放大器分析与设计，通过书中的详细介绍我们可以全面了解_集成运算放大器。

https://www.eeworm.com/dl/cadence/ebook/132729.html

下载: 119

查看: 1057

单片机开发  2003年全国大学生电子设计竞赛试题。设计分为5个模块：前轮PWM驱动电路、后轮PWM驱动电路、轨迹探测模块、障碍物探测模块、光源探测模块。有完整的设计实现及报告说明

2003年全国大学生电子设计竞赛试题。设计分为5个模块：前轮PWM驱动电路、后轮PWM驱动电路、轨迹探测模块、障碍物探测模块、光源探测模块。有完整的设计实现及报告说明

https://www.eeworm.com/dl/648/134588.html

下载: 104

查看: 1077

教育系统应用  模块清晰,功能强大,适合中小学管理的基本应用,也适合课程设计的题目.有兴趣的下啊.

模块清晰,功能强大,适合中小学管理的基本应用,也适合课程设计的题目.有兴趣的下啊.

https://www.eeworm.com/dl/621/134890.html

下载: 165

查看: 1047

SQL Server 本系统采用A. 系统需求分析报告(设计方法/数据流图/数据字典) B. 数据库的信息要求报告（E—R图及关系数据模型） C. 数据库的操作和应用要求报告（模块结构图<概念结构设计及逻辑结构设计&

本系统采用A. 系统需求分析报告(设计方法/数据流图/数据字典) B. 数据库的信息要求报告（E—R图及关系数据模型） C. 数据库的操作和应用要求报告（模块结构图<概念结构设计及逻辑结构设计>） D. 调试中出现的问题及解决方法（物理设计,调试及运行，维护） E. 访问数据库的方式(ODBC, ...

https://www.eeworm.com/dl/689/134994.html

下载: 143

查看: 1283

VHDL/FPGA/Verilog 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现

https://www.eeworm.com/dl/663/139899.html

下载: 64

查看: 1056

电子书籍  ADS1.2 设计开发指南.rar,ram家族的重要集成开发软件。可以学到程序编写等

ADS1.2 设计开发指南.rar,ram家族的重要集成开发软件。可以学到程序编写等

https://www.eeworm.com/dl/cadence/ebook/142028.html

下载: 120

查看: 1087

VHDL/FPGA/Verilog 设计一个模块

设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch

https://www.eeworm.com/dl/663/142672.html

下载: 68

查看: 1017

VHDL/FPGA/Verilog 该程序设计了一个产生PCM码流时序信号的模块

该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3

https://www.eeworm.com/dl/663/142673.html

下载: 106

查看: 1092

搜索结果

按分类筛选