虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 该程序设计了一个产生PCM码流时序信号的模块

该程序设计了一个产生PCM码流时序信号的模块

  • 资源大小：9 K
  • 上传时间： 2014-01-08
  • 上传用户：bing1728
  • 资源积分：2 下载积分
  • 标      签： PCM 程序设计 码流 时序

资 源 简 介

该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1