搜索结果
找到约 23,624 项符合
小数分频器 的查询结果
按分类筛选
其他 FPGA里面的分频器相关资料
FPGA里面的分频器相关资料
VHDL/FPGA/Verilog vhdl语言编写的2分频器代码
vhdl语言编写的2分频器代码，简单易懂
VHDL/FPGA/Verilog 技术分频器。把时钟分为奇数个
技术分频器。把时钟分为奇数个，好像我做出来是个通用的。
系统设计方案 EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
单片机开发 计数,定时器应用.拨码开关一次只选一个..393作分频器用
计数,定时器应用.拨码开关一次只选一个..393作分频器用
VHDL/FPGA/Verilog VHDL分频器
VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。 ...
VHDL/FPGA/Verilog 用vhdl实现的分频器
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
VHDL/FPGA/Verilog 一个可实现多倍（次）分频器VHDL源代码设计
一个可实现多倍（次）分频器VHDL源代码设计
VHDL/FPGA/Verilog 一个基于CPLD/FPGA的半整数分频器的设计的文档资料
一个基于CPLD/FPGA的半整数分频器的设计的文档资料