FPGA里面的分频器相关资料

相 关 资 源

• FPGA里面的分频器相关资料免费下载

  资源简介：FPGA里面的分频器相关资料

  标签： FPGA 分频器

  上传时间： 2016-03-29

  上传用户：Miyuki

• 基于FPGA的分频器免费下载

  资源简介：基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.

  标签： FPGA 分频器

  上传时间： 2013-08-15

  上传用户：llwap

• 基于FPGA的分频器的设计与实现免费下载

  资源简介：该文档为基于FPGA的分频器的设计与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： FPGA

  上传时间： 2021-11-15

  上传用户：

• 一种基于FPGA的分频器的实现免费下载

  资源简介：该文档为一种基于FPGA的分频器的实现讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： FPGA

  上传时间： 2021-12-01

  上传用户：

• 基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)免费下载

  资源简介：基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)

  标签： FPGA VHDL 分频器 仿真

  上传时间： 2013-12-14

  上传用户：haoxiyizhong

• 基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.免费下载

  资源简介：基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.

  标签： FPGA 分频器 分频 参数

  上传时间： 2014-11-18

  上传用户：songnanhua

• 一个3分频器。可进一步改装成实际需要的分频器使用免费下载

  资源简介：一个3分频器。可进一步改装成实际需要的分频器使用

  标签： 分频器

  上传时间： 2014-11-28

  上传用户：ruixue198909

• 一个简单的分频器代码,可以套用来作其他频率的分频免费下载

  资源简介：一个简单的分频器代码,可以套用来作其他频率的分频

  标签： 分频器 代码 分频 频率

  上传时间： 2014-06-18

  上传用户：330402686

• 基于VHDL的分频器设计免费下载

  资源简介：基于VHDL的分频器设计，这是源码希望对大家有用。

  标签： VHDL 分频器

  上传时间： 2014-01-25

  上传用户：watch100

• 用vhdl实现的分频器免费下载

  资源简介：用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制

  标签： vhdl 分频器

  上传时间： 2016-06-01

  上传用户：6546544

• 好的分频器设计程序免费下载

  资源简介：好的分频器设计程序，有三个，二分频，八分频随便改，比较实用

  标签： 分频器 设计程序

  上传时间： 2016-07-15

  上传用户：songyue1991

• 该源码为VHDL语言编写的分频器免费下载

  资源简介：该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证

  标签： VHDL 源码 分频器 语言

  上传时间： 2016-09-17

  上传用户：erkuizhang

• 这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器免费下载

  资源简介：这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7

  标签： ISP 编程实验 独立 方式

  上传时间： 2017-01-19

  上传用户：xiaohuanhuan

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• 基于vhdl的分频器设计免费下载

  资源简介：基于vhdl的分频器设计，分频器在数字系统设计中应用频繁

  标签： vhdl 分频器

  上传时间： 2017-03-31

  上传用户：脚趾头

• 此为EDA设计的分频器模块。可以实现三种不同的频率信号免费下载

  资源简介：此为EDA设计的分频器模块。可以实现三种不同的频率信号，可以通过使用者自由设置频率大小

  标签： EDA 分频器 模块 频率信号

  上传时间： 2013-12-22

  上传用户：671145514

• VHDL语言的高频时钟分频模块。一种新的分频器实现方法。免费下载

  资源简介：VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

  标签： VHDL 语言 分频 模块

  上传时间： 2017-07-21

  上传用户：cylnpy

• 用verilog实现FPGA的通用分频器的实现免费下载

  资源简介：用verilog实现了奇数和偶数不同的分频器设计

  标签： verilog FPGA 分频器

  上传时间： 2016-07-11

  上传用户：jhjjh

• 利用VHDL语言编写的一个16分频器免费下载

  资源简介：利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器

  标签： VHDL 语言 编写 分频器

  上传时间： 2014-01-18

  上传用户：erkuizhang

• 一个基于CPLD/FPGA的半整数分频器的设计的文档资料免费下载

  资源简介：一个基于CPLD/FPGA的半整数分频器的设计的文档资料

  标签： CPLD FPGA 整数 分频器

  上传时间： 2016-07-13

  上传用户：CHENKAI

• 用Verilog实现基于FPGA的通用分频器免费下载

  资源简介：用Verilog实现基于FPGA的通用分频器

  标签： Verilog FPGA 分频器

  上传时间： 2013-08-30

  上传用户：xingyuewubian

• 基于CPLD-FPGA的半整数分频器的设计免费下载

  资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA

  标签： CPLD-FPGA 整数 分频器

  上传时间： 2013-09-03

  上传用户：pioneer_lvbo

• 用VerilogHDL实现基于FPGA的通用分频器的设计免费下载

  资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计

  标签： VerilogHDL FPGA 分频器

  上传时间： 2013-10-28

  上传用户：xiaoxiang

• FPGA_ASIC-基于CPLD FPGA的半整数分频器的设计讲解免费下载

  资源简介：该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： FPGA cpld

  上传时间： 2022-02-26

  上传用户：slq1234567890

• 用VerilogHDL实现基于FPGA的通用分频器的设计免费下载

  资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计

  标签： VerilogHDL FPGA 分频器

  上传时间： 2015-01-02

  上传用户：oooool

• 基于CPLD-FPGA的半整数分频器的设计免费下载

  资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA

  标签： CPLD-FPGA 整数 分频器

  上传时间： 2015-04-09

  上传用户：凌云御清风

• 用Verilog实现基于FPGA的通用分频器免费下载

  资源简介：用Verilog实现基于FPGA的通用分频器

  标签： Verilog FPGA 分频器

  上传时间： 2015-08-20

  上传用户：songrui

• 基于FPGA和sopc的用VHDL语言编写的EDA数控分频器免费下载

  资源简介：基于FPGA和sopc的用VHDL语言编写的EDA数控分频器

  标签： FPGA VHDL sopc EDA

  上传时间： 2014-01-03

  上传用户：yan2267246

• FPGA里面的计数器相关资料及程序汇总大全免费下载

  资源简介：FPGA里面的计数器相关资料及程序汇总大全

  标签： FPGA 计数器 程序

  上传时间： 2016-03-29

  上传用户：pkkkkp

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx