搜索结果
找到约 4,524 项符合
变跨导乘法器 的查询结果
VHDL/FPGA/Verilog vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移
vhdl语言的100个例子
VHDL语言100例
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数 ...
VHDL/FPGA/Verilog 基于CPLD/FPGA的十六位乘法器的VHDL实现
基于CPLD/FPGA的十六位乘法器的VHDL实现
VHDL/FPGA/Verilog 18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
18bit的booth乘法器
采用booth2编码
Wallace压缩树
以及超前进位结合进位选择的36bit高性能加法器
VHDL/FPGA/Verilog VHDL乘法器 四输入 四输出的代码设计
VHDL乘法器 四输入 四输出的代码设计
VHDL/FPGA/Verilog 其乘法器原理是：乘法通过逐项移位相加原理来实现
其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位
VHDL/FPGA/Verilog RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
RS(204,188)译码器的设计
异步FIFO设计
伪随即序列应用设计
CORDIC数字计算机的设计
CIC的设计
除法器的设计
加罗华域的乘法器设计
VHDL/FPGA/Verilog VHDL：用状态机的方法实现一个8位乘法器
VHDL：用状态机的方法实现一个8位乘法器
VHDL/FPGA/Verilog 由verilog编写的乘法器
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
其他 用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
书籍源码 纯组合逻辑构成的乘法器虽然工作速度比较快
纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操 ...