欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
其乘法器原理是:乘法通过逐项移位相加原理来实现
其乘法器原理是:乘法通过逐项移位相加原理来实现
VHDL/FPGA/Verilog
135 K
74 次下载
2013-12-24
资源详细信息
文件格式
RAR
文件大小
135 K
资源分类
VHDL/FPGA/Verilog
上传者
my99ab1
发布时间
2013-12-24 04:48
下载统计
74
次
所需积分
2 积分
其乘法器原理是:乘法通过逐项移位相加原理来实现 - 资源详细说明
其乘法器原理是:乘法通过逐项移位相加原理来实现,从被乘数的最低位开始,若为1,则乘数左移后与上一次的和相加;若为0,左移后以全零相加,直至被乘数的最高位
其乘法器原理是:乘法通过逐项移位相加原理来实现 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
multiplying unit.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 其乘法器原理是:乘法通过逐项移位相加原理来实现
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#乘法器
#FPGA
#数字逻辑
#移位相加
相关VHDL/FPGA/Verilog资源推荐
1
其
乘法器
原理是:乘法通过逐项
移位相加
原理来实现
其乘法器原理是:乘法通过逐项移位相加原理来实现,从被乘数的最低位开始,若为1,则乘数左移后与上一次的和相加;若为0,左移后以全零相加,直至被乘数的最高位...
2013-12-24
74 次
1866 浏览
2
最小二乘法原理及其MATLAB实现
最小二乘法原理及其MATLAB实现...
2014-04-07
31 次
1249 浏览
3
8位相 加
乘法器
8位相 加乘法器,具有高速,占用资源较少的优点...
2014-08-06
127 次
1045 浏览
4
用ASM原理做二進位3-BIT乘法的
乘法器
用ASM原理做二進位3-BIT乘法的乘法器,內附範例的輸入檔。...
2014-12-07
113 次
1077 浏览
5
用ASM原理做二進位8-BIT乘法的
乘法器
用ASM原理做二進位8-BIT乘法的乘法器,內附範例的輸入檔。...
2017-07-26
154 次
1065 浏览
6
8位加法树
乘法器
,实现两个8位二进制数相乘
8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl...
2016-12-19
27 次
1401 浏览
7
使用加法器树
乘法器
实现8位乘法运算
使用加法器树乘法器实现8位乘法运算,VHDL语言予以实现...
2013-12-22
174 次
1274 浏览
8
模拟
乘法器
AD835 原理图
这是AD835的AD15绘制的原理图,希望对大家有帮助。采用双电源供电,电源接了耦合电容。...
2022-07-12
3 次
3771 浏览
9
定点八位
乘法器
的原理图设计
定点八位乘法器的原理图设计,已通过功能仿真!...
2017-01-03
81 次
1189 浏览
10
加法器树
乘法器
结合了
移位相加
乘法器
和查找表
乘法器
的优点。它使用的加法器数目等于操作数位数减 1
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ,加法器精度为操作数位数的2倍,需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和...
2014-01-18
22 次
1191 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源