搜索结果
找到约 115 项符合
全加器 的查询结果
按分类筛选
书籍源码 半加器 或门 1位二进制全加器顶层设计描述
半加器 或门 1位二进制全加器顶层设计描述
VHDL/FPGA/Verilog 全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
全加器的VHDL_CODE和TEST_BENCH
無須解壓縮密碼
其他 本文件包是在MAX+plus II 软件环境下实现全加器的逻辑功能
本文件包是在MAX+plus II 软件环境下实现全加器的逻辑功能
VHDL/FPGA/Verilog 用VHDL写的一个8位全加器的实验程序,供新手参考
用VHDL写的一个8位全加器的实验程序,供新手参考
其他 此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能
此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能
VHDL/FPGA/Verilog 这是一个基于嵌入式的利用硬件高级描述语言编写的全加器程序
这是一个基于嵌入式的利用硬件高级描述语言编写的全加器程序，可以满足二进制全加的功能。
VHDL/FPGA/Verilog 这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器
这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器，通过四次映射一位全加器的方式实现了四位全加器的功能，并附有数码显示模块，将全加器的运算结果输出到数码管显示。
VHDL/FPGA/Verilog 一位全加器源码实现了MAX及其一系列器件实现全加的功能
一位全加器源码实现了MAX及其一系列器件实现全加的功能
汇编语言 这是一个利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真图的 请叫站长联系我
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...