这是一个基于嵌入式的利用硬件高级描述语言编写的全加器程序

这是一个VHDL硬件描述语言所写的一个程序，希望通过仿真然后再看输出结果！

这是一个VHDL（硬件描述语言）的编译器，更确切说是一个解释器，输入是VHDL语言，输出是经过提到后的符号表，也就是将VHDL中的重要变量比如输入输出变量和DFF等保存下来。

提供《此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 53 K），包含相关硬件原理图参考、开发文档或源代码工程。

这是一个等精度测频得硬件描述语言编写的程序，可以用能做等精度测评

用verilog硬件描述语言写的一个LED的程序，可以用到各种模块中，实用性很强，欢迎大家下载使用。

这是一个用java高级编程语言编写的程序，能够实现用牛顿迭代法求解某个函数在某个指定区间内的根，方便易用。