搜索结果

找到约 10,000 项符合 二分频 的查询结果

按分类筛选

显示更多分类

单片机开发 ht47r20遥控程序

ht47r20遥控程序,红外线载波输出频率这系统时钟的12分频,当系统频率为480KHZ,载波频率为40KHZ
https://www.eeworm.com/dl/648/141775.html
下载: 85
查看: 1045

VHDL/FPGA/Verilog 基于DE2实验板

基于DE2实验板,Quartus6.0开发环境,驱动两行液晶,其中分频值可以设置的更小一些,调试成功,编译下载即可。
https://www.eeworm.com/dl/663/307347.html
下载: 95
查看: 1103

VHDL/FPGA/Verilog 给出了数字跑表的源代码

给出了数字跑表的源代码,设计了分频模块,实现了真实的时间计数,通过这个工程的训练,能更好的了解Quartus II数字电路开发的过程。
https://www.eeworm.com/dl/663/374790.html
下载: 60
查看: 1083

其他 该程序实现一个频率计

该程序实现一个频率计,测量范围:1-49999999赫兹,用8为数码管扫描显示出被测信号的频率。 INT_DIV模块用于对系统的频率进行分频,此模块的输出信号为被测信号的频率,可以自己设定分频系数,验证频率计的功能,实际应用中,可去掉此模块,直接把待测信号加到CLKCIN端即可。 MYPINLVJI模块是实现频率计的主程序,对系统时 ...
https://www.eeworm.com/dl/534/318799.html
下载: 69
查看: 1051

教程资料 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等
https://www.eeworm.com/dl/fpga/doc/18055.html
下载: 72
查看: 1407

单片机开发 本示例中使用了一个DCM模块

本示例中使用了一个DCM模块,将输入时钟50MHz,倍频到100MHz,分频到25MHz,不同的频率值通过LED进行演示。
https://www.eeworm.com/dl/648/292760.html
下载: 148
查看: 1066

VHDL/FPGA/Verilog 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等
https://www.eeworm.com/dl/663/342528.html
下载: 114
查看: 1154

VHDL/FPGA/Verilog 基于FPGA的直电机伺服系统的设计的代码

基于FPGA的直电机伺服系统的设计的代码,VHDL语言。包括前馈控制,AD1674控制模块,ADC0809控制模块,前馈控制模块,分频模块等。
https://www.eeworm.com/dl/663/470937.html
下载: 184
查看: 1180

其他 最小二乘法曲线拟合 作者:佚名 文章来源:不详 点击数:164 更新时间:2006-1-4 【字体:小 大】【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口

最小二乘法曲线拟合 作者:佚名 文章来源:不详 点击数:164 更新时间:2006-1-4 【字体:小 大】【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 //最小二乘法曲线拟合 typedef CArray<double,double>CDoubleArray BOOL CalculateCurveParameter(CDoubleArray *X,CDoubleArray *Y,long M,lon ...
https://www.eeworm.com/dl/534/167380.html
下载: 184
查看: 1176

单片机开发 该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.

该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.
https://www.eeworm.com/dl/648/168835.html
下载: 38
查看: 1084