搜索结果
找到约 10,000 项符合
二分频 的查询结果
按分类筛选
- 全部分类
- 技术资料 (5216)
- 数据结构 (870)
- 其他 (759)
- matlab例程 (628)
- 数学计算 (573)
- 单片机开发 (457)
- 其他书籍 (445)
- 单片机编程 (386)
- VC书籍 (368)
- 学术论文 (332)
- VHDL/FPGA/Verilog (327)
- Java编程 (272)
- 汇编语言 (254)
- 数值算法/人工智能 (237)
- 书籍源码 (222)
- 人工智能/神经网络 (175)
- 软件设计/软件工程 (173)
- 电子书籍 (155)
- 技术书籍 (139)
- 文章/文档 (136)
- Linux/Unix编程 (126)
- 嵌入式/单片机编程 (121)
- 电源技术 (116)
- VIP专区 (112)
- 编译器/解释器 (105)
- 文件格式 (95)
- 可编程逻辑 (94)
- 模拟电子 (90)
- 其他行业 (90)
- 系统设计方案 (89)
- Java书籍 (88)
- 源码 (87)
- 压缩解压 (84)
- DSP编程 (75)
- 教育系统应用 (64)
- 加密解密 (63)
- 通讯/手机编程 (61)
- 操作系统开发 (58)
- 微处理器开发 (58)
- 通讯编程文档 (53)
- 电子书籍 (52)
- 书籍 (51)
- Delphi控件源码 (48)
- 其他嵌入式/单片机内容 (48)
- 数据库系统 (47)
- 企业管理 (47)
- SQL Server (47)
- 教程资料 (46)
- 游戏 (46)
- 中间件编程 (46)
- PCB相关 (43)
- *行业应用 (43)
- Internet/网络编程 (38)
- 软件工程 (37)
- 测试测量 (37)
- 通信网络 (35)
- 技术管理 (35)
- C/C++语言编程 (33)
- 嵌入式综合 (31)
- 无线通信 (30)
- 电子元器件应用 (30)
- 技术教程 (30)
- 网络 (28)
- 串口编程 (27)
- 编辑器/阅读器 (27)
- Jsp/Servlet (27)
- 习题答案 (26)
- 传感与控制 (26)
- Symbian (26)
- 软件 (24)
- 其他 (23)
- 开发工具 (23)
- 驱动编程 (23)
- Windows CE (23)
- 其他文档 (22)
- uCOS (22)
- 嵌入式Linux (21)
- 邮电通讯系统 (21)
- 并行计算 (21)
- 教程 (20)
- 论文 (20)
- 交通/航空行业 (19)
- 行业发展研究 (19)
- 手机短信编程 (18)
- 其他数据库 (18)
- JavaScript (17)
- 行业应用文档 (16)
- 资料/手册 (16)
- Delphi/CppBuilder (16)
- 实用工具 (15)
- Applet (15)
- J2ME (15)
- 工控技术 (14)
- 多国语言处理 (14)
- 手册 (13)
- USB编程 (13)
- 器件手册 (12)
- 教材/考试/认证 (12)
- 认证考试资料 (12)
- 经验分享 (11)
技术资料 verilog半分频
采用Verilog实现参考时钟的非整数分频功能,支持n+0.5分频模式,适用于需要精确控制输出脉宽的场景。基于同步逻辑设计,确保时序稳定可靠,提升系统时钟灵活性与精度。
VHDL/FPGA/Verilog 课程设计-分频计 能够很好的实现分频功能
课程设计-分频计
能够很好的实现分频功能
汇编语言 verilog写的分频程序,可以对输入的频率分频
verilog写的分频程序,可以对输入的频率分频
单片机开发 实用的任意时钟分频Verilog代码 可以任意分频的!
实用的任意时钟分频Verilog代码
可以任意分频的!
VHDL/Verilog/EDA源码 整数倍分频
整数倍分频,有多种分频方式(包括1倍分频、奇偶数分频)
VHDL/FPGA/Verilog VHDL分频器
VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、16、19、22、27时进行9分频,其他时为8分频;为使占空比尽量接近50%,需要在每一个8或9分频中设定一下输出几个时钟的0和1。 ...
VHDL/FPGA/Verilog 任意奇数分频
任意奇数分频,只要修改N即可实现 可验证