搜索结果
找到约 16,019 项符合
三分频 的查询结果
按分类筛选
VHDL/FPGA/Verilog 分频电路的VHDL设计,在你的设计中,如果有用到分频电路的话,他将帮组你了解分频电路
分频电路的VHDL设计,在你的设计中,如果有用到分频电路的话,他将帮组你了解分频电路
VHDL/FPGA/Verilog VHDL分频器
VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。 ...
中间件编程 用以实现信号的任意分频
用以实现信号的任意分频，用于信号的精确分频
VHDL/FPGA/Verilog 用vhdl实现的分频器
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
驱动编程 BCSCTL1 = 0X00 //将寄存器的内容清零 XT2震荡器开启 LFTX1工作在低ACLK的分频因子为1
BCSCTL1 = 0X00 //将寄存器的内容清零
XT2震荡器开启
LFTX1工作在低ACLK的分频因子为1
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
VHDL/FPGA/Verilog VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）
VHDL实现倍频--偶数倍 分频电路
--分频倍数=2（n+1）
嵌入式/单片机编程 本源码已通过调试,里面有简单的分频做法和点亮18个LED灯
本源码已通过调试,里面有简单的分频做法和点亮18个LED灯
VHDL/FPGA/Verilog vhdl3分频功能看名字就知道了
vhdl3分频功能看名字就知道了，还用多说什么吗，大家都是聪明人
VHDL/FPGA/Verilog 电子琴VHDL程序包含有：顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序
电子琴VHDL程序包含有：顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序