找到约 5,063 条结果
www.eeworm.com
verilog HDL编写的出租车计费系统
2015-11-20 20:31:01
下载 145
查看 1,192
www.eeworm.com
ALTERA关于CCD的一些verilog程序，都通过运行无误的。
2015-12-03 00:08:01
下载 85
查看 1,085
www.eeworm.com
verilog分频器～时钟为50hmz，波特率采用9600bps～
2013-12-27 00:08:02
下载 108
查看 1,251
www.eeworm.com
verilog 描述8051core参考学习用
2013-12-26 17:52:01
下载 86
查看 1,050
www.eeworm.com
基于AMBA规范的总线VERILOG HDL 源代码
2014-06-28 13:59:17
下载 116
查看 1,064
www.eeworm.com
ps2接口的verilog hdl源代码
2016-01-07 10:40:02
下载 188
查看 1,076
www.eeworm.com
采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。
2013-12-23 00:14:11
下载 174
查看 1,081
www.eeworm.com
verilog实现的数字滤波器，用于fpga
2014-12-04 18:23:01
下载 164
查看 1,070
www.eeworm.com
自己编写的串口UART的接收Verilog模块，支持中断和查询方式接收，对信号的畸变适应能力强。
2014-01-25 03:54:13
下载 55
查看 1,111
www.eeworm.com
verilog语言描述多时钟方法！！！强力推荐。
2016-01-27 20:24:01
下载 75
查看 1,242
www.eeworm.com
Synchronous read write RAM verilog。经过modelsim se仿真。
2013-12-19 08:03:07
下载 181
查看 1,123
www.eeworm.com
Verilog_and_VHD_stata_machine_design.rar.外国的，写得很好，值得一看啊。
2013-12-09 22:27:01
下载 180
查看 1,011
www.eeworm.com
其中给出了许多VERILOG中常用的代码，并且给出了测试模块
2013-12-03 01:33:02
下载 120
查看 1,061
www.eeworm.com
用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了
2013-12-20 13:49:22
下载 116
查看 1,055
www.eeworm.com
采用冒泡排序的方式在verilog中实现，从而可以实现信号的有序输出，为控制设备提供有序信号。
2013-12-13 21:27:02
下载 39
查看 1,148
www.eeworm.com
FPGA中FLASH配置控制源码,VHDL和Verilog
2014-12-02 15:19:01
下载 132
查看 1,101
www.eeworm.com
24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
2016-03-03 20:49:01
下载 66
查看 1,049
www.eeworm.com
一个介绍verilog HDL的ppt文档，包括全部的22章。
2016-03-05 00:16:02
下载 122
查看 1,059
www.eeworm.com
verilog原理与应用
作者：Michael D. Ciletti
2016-03-14 20:11:02
下载 134
查看 1,040
www.eeworm.com
一个通用串口的verilog源程序，包含发送和接收模块
2016-04-17 10:48:02
下载 40
查看 1,088