找到约 2,974 条结果
www.eeworm.com

采用Verilog HDL语言编写的数字频率计

采用Verilog HDL语言编写的数字频率计,被测波形分别为方波、三角波和正弦波;采用6个数码管显示结果,三档量程可调,工程价值很高,
2016-03-21 10:56:02 下载 106 查看 1,154
www.eeworm.com

采用Verilog HDL语言编写的交通灯控制系统

采用Verilog HDL语言编写的交通灯控制系统,这是一个完整的毕设课题,分别有分频、显示译码、倒计时和动态显示驱动模块,实用价值很高,
2016-03-21 10:57:01 下载 191 查看 1,110
www.eeworm.com

采用Verilog HDL语言编写的实用电梯控制器

采用Verilog HDL语言编写的实用电梯控制器,这是一个在实验室里模拟的项目,分为主控制器与分控制器,主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能;分控制器是在每一层的设备,实现显示电梯当前所在楼层
2014-01-23 14:38:17 下载 121 查看 1,107
www.eeworm.com

I2C to GPIO Port expander的Verilog HDL 程序原码

I2C to GPIO Port expander的Verilog HDL 程序原码,直接可在Quartus环境下运行。
2016-05-19 00:52:01 下载 62 查看 1,216
www.eeworm.com

用Verilog HDL实现的1553B航空电子总线接口。

用Verilog HDL实现的1553B航空电子总线接口。
2016-05-19 00:57:01 下载 182 查看 1,102
www.eeworm.com

This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added commen

This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added comments
2016-05-27 00:34:01 下载 81 查看 1,126
www.eeworm.com

基于Verilog-HDL的转子振动噪声电压峰值检测

基于Verilog-HDL的转子振动噪声电压峰值检测,值得学习啊,
2013-12-15 22:36:01 下载 42 查看 1,058
www.eeworm.com

(219)卷积编码的verilog hdl源代码,很有用的啊,

(219)卷积编码的verilog hdl源代码,很有用的啊,
2016-09-01 10:36:02 下载 71 查看 1,177
www.eeworm.com

适合高速Viterbi译码器的hdl的设计与实现

适合高速Viterbi译码器的hdl的设计与实现
2014-01-19 18:56:13 下载 88 查看 1,068
www.eeworm.com

用VERILOG HDL实现的任意 频率分频器源代码

用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序
2014-01-07 13:49:10 下载 145 查看 1,144
www.eeworm.com

IEEE standard Verilog HDL1364-2001.pdf Verilog 学习必备资料

IEEE standard Verilog HDL1364-2001.pdf Verilog 学习必备资料
2013-12-25 10:49:07 下载 64 查看 1,067
www.eeworm.com

Verlog HDL 写得一款32路方波发生器

Verlog HDL 写得一款32路方波发生器,例子是4路可以自己加,相位可调,频率可调,占空比可调。
2016-12-07 10:24:02 下载 99 查看 1,111
www.eeworm.com

用verilog HDL实现I2C Master Controller 的设计

用verilog HDL实现I2C Master Controller 的设计,包括主程序设计和测试程序设计
2014-01-04 12:21:08 下载 40 查看 1,049
www.eeworm.com

verilog_hdl语言的LCD12864控制程序

verilog_hdl语言的LCD12864控制程序
2013-12-09 11:16:18 下载 185 查看 1,061
www.eeworm.com

基于verilog HDL的一个USB 1.1的IP 核

基于verilog HDL的一个USB 1.1的IP 核,内有详细文档说明。
2013-12-20 02:40:02 下载 147 查看 1,054
www.eeworm.com

16个常用HDL编码打包上传 包括记数器

16个常用HDL编码打包上传 包括记数器,多路选择器,全加/半加器等,均通过modsim验证
2013-12-19 22:23:10 下载 160 查看 1,028
www.eeworm.com

四位密码锁,用HDL硬件语言实现

四位密码锁,用HDL硬件语言实现,简单实用。
2017-05-20 10:56:02 下载 195 查看 1,075
www.eeworm.com

基于Verilog-HDL的交通灯控制器设计

基于Verilog-HDL的交通灯控制器设计


这是一份非常不错的资料,欢迎下载,希望对您有帮助!


2021-12-20 19:00:02 下载 2 查看 1,804
www.eeworm.com

电子书-RTL Design Style Guide for Verilog HDL540页

电子书-RTL Design Style Guide for Verilog HDL540页

A FF having a fixed input value is generated

2022-03-21 10:00:01 下载 6 查看 883
www.eeworm.com

XILINX大学合作教材-Verilog+HDL程序设计与实践

XILINX大学合作教材-Verilog+HDL程序设计与实践

2022-03-28 14:00:01 下载 2 查看 9,270

‹ 上一页 1 ... 54 55 56 57 58 59 60 61 62 63 64 ... 149 下一页 ›